臺(tái)積電共同執(zhí)行長(zhǎng)劉德音先前在出席活動(dòng)時(shí)才透露，目前已組成團(tuán)隊(duì)著手3 納米研發(fā)，業(yè)界一片驚奇，而且現(xiàn)在不只3 納米，1 納米也來了！隸屬美國(guó)能源部的勞倫斯伯克利國(guó)家實(shí)驗(yàn)室Ali Javey 團(tuán)隊(duì)即宣稱，突破了物理極限，成功創(chuàng)造1 納米晶體管。

　　一般認(rèn)為5納米已超出晶體管硅材料的物理極限，但美國(guó)能源部旗下勞倫斯伯克利國(guó)家實(shí)驗(yàn)室當(dāng)?shù)貢r(shí)間6日發(fā)表一項(xiàng)研究成果，以科學(xué)家Ali Javey為首的團(tuán)隊(duì)表示已成功創(chuàng)造1納米晶體管，長(zhǎng)度大約是人類頭發(fā)的十萬(wàn)分之一。

　　晶體管的制程大小一直是計(jì)算技術(shù)進(jìn)步的硬指標(biāo)。晶體管越小，同樣體積的芯片上就能集成更多，這樣一來處理器的性能和功耗都能會(huì)獲得巨大進(jìn)步。

　　多年以來，技術(shù)的發(fā)展都在遵循摩爾定律，即當(dāng)價(jià)格不變時(shí)，集成電路上可容納的元器件的數(shù)目，約每隔18-24個(gè)月便會(huì)增加一倍，性能也將提升一倍。換言之，每一美元所能買到的電腦性能，將每隔18-24個(gè)月翻一倍以上。眼下，我們使用的主流芯片制程為14nm，而明年，整個(gè)業(yè)界就將開始向10nm制程發(fā)展。

　　不過放眼未來，摩爾定律開始有些失靈了，因?yàn)閺男酒闹圃靵砜矗?nm就是物理極限。一旦晶體管大小低于這一數(shù)字，它們?cè)谖锢硇螒B(tài)上就會(huì)非常集中，以至于產(chǎn)生量子隧穿效應(yīng)，為芯片制造帶來巨大挑戰(zhàn)。因此，業(yè)界普遍認(rèn)為，想解決這一問題就必須突破現(xiàn)有的邏輯門電路設(shè)計(jì)，讓電子能持續(xù)在各個(gè)邏輯門之間穿梭。

　　研究團(tuán)隊(duì)指出，制程成功微縮至1納米就在于納米碳管與二硫化鉬（MoS 2 ）等材料的運(yùn)用。1納米大約是2～3個(gè)原子直徑，而納米碳管管壁管壁僅一個(gè)原子厚，早已被視為有望取代矽，借以提升晶體管性能、超越摩爾定律的關(guān)鍵材料。而常被作為引擎潤(rùn)滑油主要成分的二硫化鉬（MoS 2 ）近年也被視為新興材料廣泛應(yīng)用于納米晶體管、LED、雷射與太陽(yáng)能電池，也成了此次研究成功的重要關(guān)鍵要素。

　　場(chǎng)效晶體管透過汲極、源極間電流的流動(dòng)與閘極的控制形成0 或1 的數(shù)字訊號(hào)，而納米制程所指的線寬就是閘極長(zhǎng)度。電子透過矽的流動(dòng)比二硫化鉬更輕、阻力更小，這對(duì)閘極長(zhǎng)度在5 納米或線寬更長(zhǎng)時(shí)是優(yōu)點(diǎn)，但在5 納米線寬以下，卻會(huì)出現(xiàn)量子力學(xué)里所謂的量子穿隧效應(yīng)，部分電子可能穿透閘極產(chǎn)生漏電流，甚至讓晶體管整個(gè)無法關(guān)閉造成失控。但透過二硫化鉬較硅來得重的特性，在較小線寬之下，還能有效控制電子流。

　　不過這一項(xiàng)研究仍在初步階段，研究主持人同時(shí)也是加州大學(xué)柏克萊分校電子工程及電腦科學(xué)教授的Ali Javey 自己也指出，該實(shí)驗(yàn)尚未轉(zhuǎn)移至芯片上、將其放大數(shù)十億倍，但Ali Javey 認(rèn)為，這是一個(gè)啟發(fā)，摩爾定律不會(huì)只停在5 納米，透過半導(dǎo)體新材料的應(yīng)用與持續(xù)的研究，摩爾定律或?qū)⒛苎永m(xù)下去。

　　這項(xiàng)研究同時(shí)也發(fā)表于6 日最新發(fā)行的《科學(xué)（Science）》期刊。

　　眼下，這一研究還停留在初級(jí)階段，畢竟在14nm的制程下，一個(gè)模具上就有超過10億個(gè)晶體管，而要將晶體管縮小到1nm，大規(guī)模量產(chǎn)的困難有些過于巨大。

　　不過，這一研究依然具有非常重要的指導(dǎo)意義，新材料的發(fā)現(xiàn)未來將大大提升電腦的計(jì)算能力。

　　延伸閱讀：納米制程是什么？

　　在開始之前，要先了解納米究竟是什么意思。在數(shù)學(xué)上，納米是0.000000001 公尺，但這是個(gè)相當(dāng)差的例子，畢竟我們只看得到小數(shù)點(diǎn)后有很多個(gè)零，卻沒有實(shí)際的感覺。如果以指甲厚度做比較的話，或許會(huì)比較明顯。

　　用尺規(guī)實(shí)際測(cè)量的話可以得知指甲的厚度約為0.0001 公尺（0.1 毫米），也就是說試著把一片指甲的側(cè)面切成10 萬(wàn)條線，每條線就約等同于1 納米，由此可略為想像得到1 納米是何等的微小了。

　　知道納米有多小之后，還要理解縮小制程的用意，縮小電晶體的最主要目的，就是可以在更小的芯片中塞入更多的電晶體，讓芯片不會(huì)因技術(shù)提升而變得更大；其次，可以增加處理器的運(yùn)算效率；再者，減少體積也可以降低耗電量；最后，芯片體積縮小后，更容易塞入行動(dòng)裝置中，滿足未來輕薄化的需求。

　　再回來探究納米制程是什么，以14納米為例，其制程是指在芯片中，線最小可以做到14納米的尺寸，下圖為傳統(tǒng)電晶體的長(zhǎng)相，以此作為例子。縮小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個(gè)部分才能達(dá)到這個(gè)目的？左下圖中的L就是我們期望縮小的部分。藉由縮小閘極長(zhǎng)度，電流可以用更短的路徑從Drain端到Source端（有興趣的話可以利用Google以MOSFET搜尋，會(huì)有更詳細(xì)的解釋）。

　　此外，電腦是以0 和1 作運(yùn)算，要如何以電晶體滿足這個(gè)目的呢？做法就是判斷電晶體是否有電流流通。當(dāng)在Gate 端（綠色的方塊）做電壓供給，電流就會(huì)從Drain 端到Source 端，如果沒有供給電壓，電流就不會(huì)流動(dòng)，這樣就可以表示1 和0。（至于為什么要用0 和1 作判斷，有興趣的話可以去查布林代數(shù)，我們是使用這個(gè)方法作成電腦的）

　　尺寸縮小有其物理限制

　　不過，制程并不能無限制的縮小，當(dāng)我們將電晶體縮小到20 納米左右時(shí)，就會(huì)遇到量子物理中的問題，讓電晶體有漏電的現(xiàn)象，抵銷縮小L 時(shí)獲得的效益。作為改善方式，就是導(dǎo)入FinFET（Tri-Gate）這個(gè)概念，如右上圖。在Intel 以前所做的解釋中，可以知道藉由導(dǎo)入這個(gè)技術(shù)，能減少因物理現(xiàn)象所導(dǎo)致的漏電現(xiàn)象。

　　更重要的是，藉由這個(gè)方法可以增加Gate 端和下層的接觸面積。在傳統(tǒng)的做法中（左上圖），接觸面只有一個(gè)平面，但是采用FinFET（Tri-Gate）這個(gè)技術(shù)后，接觸面將變成立體，可以輕易的增加接觸面積，這樣就可以在保持一樣的接觸面積下讓Source-Drain 端變得更小，對(duì)縮小尺寸有相當(dāng)大的幫助。

　　最后，則是為什么會(huì)有人說各大廠進(jìn)入10 納米制程將面臨相當(dāng)嚴(yán)峻的挑戰(zhàn)，主因是1 顆原子的大小大約為0.1 納米，在10 納米的情況下，一條線只有不到100顆原子，在制作上相當(dāng)困難，而且只要有一個(gè)原子的缺陷，像是在制作過程中有原子掉出或是有雜質(zhì)，就會(huì)產(chǎn)生不知名的現(xiàn)象，影響產(chǎn)品的良率。

　　如果無法想像這個(gè)難度，可以做個(gè)小實(shí)驗(yàn)。在桌上用100 個(gè)小珠子排成一個(gè)10×10 的正方形，并且剪裁一張紙蓋在珠子上，接著用小刷子把旁邊的的珠子刷掉，最后使他形成一個(gè)10×5 的長(zhǎng)方形。這樣就可以知道各大廠所面臨到的困境，以及達(dá)成這個(gè)目標(biāo)究竟是多么艱巨。