半導體封裝領域，為了實現超越摩爾定律（More Than Moore）模式，2.5D和3D封裝已成為增長最快的先進封裝技術之一。

事實上，能與2.5D和3D封裝同日而語的技術還包括：異構集成、扇出型、FOWLP、FOPLP、硅通孔、玻璃封裝、封裝天線、共封裝光學器件、RDL等等。這些技術正在為人工智能、高性能計算（HPC）、數據中心、自動駕駛汽車、5G和消費電子等領域帶來更大的性能提升。 ? 不過，寸有所長尺有所短，我們來看看行業專家對2.5D和3D先進封裝及相關技術的一些觀點。

?半導體封裝的演進

最早的半導體封裝是1D PCB級別，現在已發展到晶圓級別的先進3D混合鍵合，實現了個位數微米的互連間距和1000GB/s帶寬的高能效指標。

引領這一演變的四個關鍵參數有四個：一是功率，實現效率的優化；二是性能，提高帶寬，縮短通信長度；三是面積，滿足HPC芯片所需的要求，以3D集成實現更小尺寸；四是成本，通過不斷減少替代材料，提高制造效率。

2.5D和3D封裝技術融入了各種封裝工藝。在2.5D封裝中，根據中介層材料的不同，分為硅基、有機基和玻璃基中介層；而在3D封裝中，微泵技術的發展進一步實現了更小的間距尺寸。另外，通過采用混合鍵合技術（如直接連接Cu-Cu）可實現個位數的間距尺寸，標志著該領域的一次重大進步。

半導體封裝的演進 ?

?2.5D封裝的三個關鍵

事實上，不管是哪種先進封裝，都會有其自身的優缺點。2.5D封裝主要有硅、有機和新近出現的玻璃等材質。在硅基板上，可以將芯片與中介層連接，中介層與芯片之間利用硅通孔連接；有機封裝則利用有機基板作為基材，具有成本低、可彎曲等特點。另外，耐高溫、透光性好的玻璃基板也可用作封裝基材。

IDTechEx的Yu-Han Chang博士和James Jeffs博士認為，硅中介層利用全無源硅晶圓，在基于扇出的模塑化合物或具有空腔的襯底中采用局部硅橋形式，通常用于HPC集成的2.5D封裝，以滿足最精細的路由功能。但與有機材料等替代品相比，硅在材料和制造方面面臨著成本的挑戰及封裝面積的限制。

為了解決這一問題，局部硅橋的形式日漸增加，只在精細功能至關重要的地方戰略性地使用硅。“預計硅橋結構將得到更多使用，特別是在硅中介層面臨面積限制的情況下。”他們表示。

有機材料具有低于硅的介電常數，有助于降低封裝中的RC（阻容）延遲，是硅更具成本效益的替代品。這些優勢推動了基于有機物的2.5D封裝。

不過，有機物的一個主要缺點是，與硅基封裝相比，其相同水平互連功能的減少限制了其在HPC應用中的采用。在成本方面，有機RDL（再分配層）適用于成本敏感的產品，板級封裝將進一步利用成本效益，而玻璃封裝有望成為硅的廉價替代品。

2.5D封裝技術發展趨勢 ?

要進一步提高半導體封裝的性能，需要綜合考慮多個方面：

一是介電材料：作為半導體封裝中的重要組成部分，其性能直接影響封裝的電氣性能和可靠性。選擇具有高絕緣性、低介電常數和介質損耗的介電材料有助于提高封裝性能。

二是RDL：RDL是半導體封裝中的一種關鍵技術，可以將芯片引腳重新分布，以適應封裝的需求。通過優化RDL層的厚度、材料和工藝，可以提高封裝的電氣性能和可靠性。

L/S（線寬和線間距）：L/S是半導體封裝中描述互連特征的參數。減小L/S可以增加互連密度，提高封裝性能。不過，過小的L/S可能導致制造難度和可靠性問題，因此需要在兩者之間進行權衡。

凸點尺寸：凸點是芯片與封裝基板之間的連接點。減小凸點尺寸可以提高封裝的電氣性能和可靠性，同時也需要保證凸點的強度和連接的穩定性。

芯片尺寸和形狀：減小芯片尺寸可以提高封裝密度，但也需要考慮芯片的散熱性能和電氣性能；而采用復雜形狀的芯片可能增加封裝的復雜性和難度。

封裝類型：選擇合適的封裝類型也是提高半導體封裝性能的關鍵。例如，2.5D和3D封裝技術可以提高芯片性能、降低功耗、縮小體積和降低成本。

制造工藝：優化制造工藝可以提高封裝的可靠性和穩定性。例如，采用先進的材料、設備和工藝可以減小缺陷和不良率，提高生產效率。

3D封裝的兩大技術

對于3D封裝，Yu-Han Chang博士和James Jeffs博士認為，第一個重要技術是微泵。此前，基于熱壓鍵合（TCB）工藝的微泵技術已經比較成熟，在各種產品中都一直在用。其技術路線在于不斷擴大凸點間距。不過，這個過程中有一個關鍵挑戰，因為較小的焊球尺寸會導致金屬間化合物（IMC）形成增加，降低導電性和機械性能。

此外，緊密的觸點間隙還可能導致焊球橋接，在回流期間存在芯片故障風險。由于焊料和IMC的電阻率比銅高，在高性能組件封裝中的應用面臨限制。

第二個重要技術是混合鍵合，包括通過將介電材料（SiO2）與嵌入金屬（Cu）結合以創建永久互連。Cu-Cu混合鍵合的間距低于10μm（通常約為1μm左右），其優點包括擴展I/O、增加帶寬、增強3D垂直堆疊、提高功率效率，由于沒有底部填充也可以減少寄生和熱阻。其挑戰在于，這種先進技術的制造復雜性和更高的成本。

凸點制造技術的發展 ? Cu-Cu混合鍵合是一種無凸點鍵合方法，它利用銅金屬之間的直接鍵合，不需要使用凸點或其他中介層。在Cu-Cu混合鍵合中，銅金屬之間的直接鍵合是通過表面處理和熱壓鍵合技術實現的。 ? 與傳統的凸點鍵合方法相比，Cu-Cu混合鍵合不需要制造凸點，因此可以簡化制造工藝，降低成本并提高封裝密度，還可以提供更穩定的電氣連接和更好的熱傳導性能。 ? 例如，三星手機用的Cu-Cu混合鍵合背照式CMOS圖像傳感器采用內存+邏輯3D堆疊，實現了堆疊DRAM裸片的高帶寬存儲器（HBM）。其好處是更大的I/O和更大的帶寬、更多3D垂直堆疊、高功率效率、無填充不足減少了寄生，以及降低了熱阻。當然，這種方法有一定制造難度，成本也比較高。

不同封裝技術的最小凸點間距 ? ?先進半導體封裝技術趨勢誰來驅動？

與單片IC相比，先進半導體封裝有助于加快產品上市并降低成本。先進互連技術則可以提供低功耗、低延遲和高帶寬連接，同時使集成電路良率更高，系統性能更好，還可以在同一封裝中異構集成不同的硅IC或組件。

HPC芯片集成是推進先進封裝的一大動力。處理器-內存差需要提高內存帶寬來彌合，2.5D封裝的HBM可以做到這一點。新興的Al訓練HPC也需要更多帶寬，在邏輯上3D堆疊SRAM可進一步提升帶寬，堆疊也能繼續縮小3D鍵合間距，滿足更高的帶寬要求。

HPC芯片集成趨勢

? 由于HPC先進封裝的互連長度很短，將存儲器3D堆疊在邏輯之上或反之亦然，這被認為是實現超高帶寬的最佳方法。不過，其局限性包括邏輯IC中用于功率和信號的大量硅通孔（TSV）需要大量占位面積，管理邏輯IC存在高散熱問題。 ? 針對這些問題，發展路徑有兩條：一是利用TSV實現3D堆疊，主要用于存儲器，使邏輯IC的I/O數量減少；二是開發2.5D封裝技術，以有效耗散來自暴露的邏輯IC的熱量。

這些短期解決方案可在充分實現3D堆疊的潛力之前實現同構和異構集成。 ? 另一大動力是數據中心服務器加速器，包括GPU小芯片封裝（如GPU+GPU、GPU+Cache）、GPU+HBM集成（GPU+HBM）、FPGA小芯片集成等。2022年，相關封裝單元的出貨量為1920萬個，根據預測，到2034年將超過2022年七倍以上。

數據中心服務器加速器封裝單元出貨量走勢 ?

?先進封裝的未來挑戰

未來，先進封裝的挑戰主要來自一些新技術，如玻璃封裝。2023年9月，英特爾公布了其基于玻璃的測試載具封裝，引起了人們極大的興趣。玻璃基板具有耐高溫、透光性好等特點，包括可調的熱膨脹系數（CTE）、高尺寸穩定性和光滑平坦的表面，這些特性使其成為一種很有前途的中介層候選者，其布線特性有可能與硅媲美。 不過，盡管大量研究顯示了玻璃封裝的好處，但用它作為封裝基板的規模仍然很小。制造問題已無法回避，玻璃的一個關鍵優勢是其光滑平坦的表面，可以更容易地在頂部沉積高密度RDL層。 不過，幾家公司都提到，他們采購的玻璃基板的平整度無法與硅晶圓相比。

當在頂部沉積RDL層時，平整度是巨大的挑戰。還有標準化問題，涉及材料、工藝、設備、測試和可靠性等。只有建立一套標準化的體系，才能確保產品的質量和可靠性。 又如CPO（共封裝光學）技術，它是一種將光模塊和電芯片封裝在一起的技術，具有低功耗、高帶寬的特點。其最大的挑戰是成本，除了光學元件成本和研發成本，還包括BOM（物料清單）成本、裝配吞吐量成本和良率優化成本。 其中最關鍵的是隨著帶寬需求的不斷增長，光纖和插座的成本越來越高。解決方案是開發生態系統，優化光學元件設計；加強產業鏈合作，優化生產流程，提高光纖制造的吞吐量和產量，降低生產成本。當然，對于玻璃封裝技術，這方面也同樣不容忽視。

審核編輯：黃飛

?