?

　　作為全球領先的SoC/ASIC原型解決方案供應商，S2C日前宣布他們已經開發了一種原型驗證產品，即TAI Verification Module(專利申請中)。它允許使用者通過一條x4 PCIe Gen2通道到連接FPGA原型中的用戶設計和用戶的電腦，使得用戶能夠使用大量數據和測試向量對FPGA原型中的用戶設計進行快速驗證。基于Altera Stratix-4 GX FPGA的TAI Verification Module將Altera 的SignalTap Logic Analyzer集成到了S2C的TAI Player軟件中，它能支持在多個FPGA進行RTL 級別調試。這項創新的技術在設計編譯過程中建立了多組，每組480個probe，從而使用戶能在不需要進行冗長的FPGA重新編譯的情形下在多個FPGA中查看數以千計的RTL級probe。

　　S2C的董事長及首席技術官Mon-Ren Chene先生說：“從2003年起，我們就一直和客戶緊密合作。我們注意到許多客戶都想把他們PC端大量的測試數據傳送給基于FPGA的原型或者將基于FPGA的原型測試結果傳送回PC。此外，多數客戶運用FPGA廠商的工具來進行驗證調試，而且在最近，更多客戶使用新的第三方工具。FPGA廠商工具的一大限制就是其一次只允許客戶調試一次FPGA。這對于單一FPGA解決方案還是比較適宜的，但是對于多FPGA解決方案——比如我們于2011年4月發布的最新32.8M門的4 FPGA Quad S4 TAI LM 來說局限性則是非常大的。”我們帶來的Verification Module技術能通過一條 x4 PCIe Gen 2通道使基于FPGA的原型和用戶的驗證環境達到雙向快速的數據傳送。TAI Verification Module也能允許用戶同時查看多顆FPGA發來的信號。”

　　三種運行模式

　　S2C S4 TAI Verification Module提供了三種使用方式：Verification Mode(驗證模式)、Debug Mode(調試模式)及Logic Mode(邏輯模式)。驗證模式使用SCE-MI或定制的C-API通過一條 x4-lane PCIe Gen2通道實現海量數據和PC之間的傳輸。在調試模式中，S4 TAI Verification Module通過使用Altera SignalTap且同時保持用戶的RTL名從而實現了多個FPGA的同步調試。在邏輯模式中，用戶能原型化一個設計，其容量能達到3.6M門。 Verification Module中所有的調試和驗證設置都在TAI Player Pro?中完成。

　　驗證模式

　　驗證模式利用TAI Verification Module的高速PCIe Gen2接口將大量驗證數據在PC和TAI Logic Module之間進行雙向快速地傳輸。該模式能將原型系統和仿真器直接連接進行同步仿真。用戶能利用下圖所示的S2C提供的定制C-API或者符合行業標準的SCE-MI接口：

?

?