完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > rtl
RTL在電子科學(xué)中指的是寄存器轉(zhuǎn)換級(jí)電路（Register Transfer Level）的縮寫(xiě)，也叫暫存器轉(zhuǎn)移層次。
文章：357個(gè) 瀏覽：62681次 帖子：97個(gè)
和大家聊聊IC芯片驗(yàn)證中的風(fēng)險(xiǎn)
第一個(gè)，spec 理解錯(cuò)誤。這個(gè)問(wèn)題比較致命。有些bug是designer理解錯(cuò)了spec導(dǎo)致的，然后dv也理解錯(cuò)了，最終導(dǎo)致bug沒(méi)有驗(yàn)證出來(lái)。
寫(xiě)testbench最最核心的部分就是發(fā)激勵(lì)，今天用一個(gè)簡(jiǎn)單的示例來(lái)介紹如何在uvm里給RTL發(fā)激勵(lì)。
相信不少人都聽(tīng)過(guò)verilog這個(gè)詞，今天我就想講一講我所理解的verilog是什么。
2023-12-04 標(biāo)簽：寄存器芯片設(shè)計(jì)Verilog 2.4k 0
如何在AMD Vivado? Design Tool中用工程模式使用DFX流程？
本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過(guò)程中要把具體...
組合邏輯的延遲Tc，從FF1/CK到FF1/Q的延遲為T(mén)q，定義Treal = Tq + Tc，從建立時(shí)間和保持時(shí)間這兩個(gè)標(biāo)準(zhǔn)去考察Treal。
RTL代碼明明存在于filelist指向路徑下，為何VCS編譯始終找不到？
并不是因?yàn)樯鲜?vh代碼不存在，而是由于^M換行符的存在造成的錯(cuò)誤。gvim怎么顯示^M換行符呢？這里介紹幾種方法。
RTL建模中廣泛使用的運(yùn)算符是條件運(yùn)算符，也稱(chēng)為三元運(yùn)算符，該運(yùn)算符用于在兩個(gè)表達(dá)式之間進(jìn)行選擇——表5-2列出了用于表示條件運(yùn)算符的重點(diǎn)。
在verilog中雖然沒(méi)有system verilog的assertion，但是我們依舊可以使用display打印檢查各類(lèi)錯(cuò)誤，在RTL級(jí)的仿真中能夠快...
2023-08-27 標(biāo)簽：芯片設(shè)計(jì)仿真器RTL 2.3k 0
多片F(xiàn)PGA之間的互連，經(jīng)常提到多路復(fù)用的概念，也經(jīng)常提到TDM的概念，正確理解多路復(fù)用在多片F(xiàn)PGA原型驗(yàn)證系統(tǒng)中的機(jī)理，尤其是時(shí)序機(jī)制，對(duì)于我們正確...
前面分別介紹了偶數(shù)和奇數(shù)分頻（即整數(shù)分頻），接下來(lái)本文介紹小數(shù)分頻。
什么是自動(dòng)時(shí)鐘門(mén)控結(jié)構(gòu)呢？關(guān)于自動(dòng)時(shí)鐘門(mén)控的解析
每次作為面試官問(wèn)一些RTL功耗優(yōu)化的問(wèn)題時(shí)候，都會(huì)希望聽(tīng)到一個(gè)答案：優(yōu)化了RTL的clk-gating比例。
經(jīng)過(guò)幾周的更新，SV核心部分用戶(hù)自定義類(lèi)型和包內(nèi)容已更新完畢，接下來(lái)就是RTL表達(dá)式和運(yùn)算符。
在RTL編碼中考慮延時(shí)、面積、功耗與布線的問(wèn)題
看下面一段代碼，第四個(gè)else if 分支中的數(shù)據(jù)信號(hào)DATA_is_late_arriving延時(shí)比較高，要怎么處理，將電路的性能提高？
在Vivado Synthesis中怎么使用SystemVerilog接口連接邏輯呢？
SystemVerilog 接口的開(kāi)發(fā)旨在讓設(shè)計(jì)中層級(jí)之間的連接變得更加輕松容易。 您可以把這類(lèi)接口看作是多個(gè)模塊共有的引腳集合。
2024-03-04 標(biāo)簽：RTL時(shí)鐘信號(hào)CLK 2.3k 0
在Vivado的界面中，有個(gè)RTL ANALYSIS->Open Elaborated Design的選項(xiàng)，可能很多工程師都沒(méi)有使用過(guò)。因?yàn)榇蠹一?..
如何用KrakenSDR制作被動(dòng)雷達(dá)呢？
提起與無(wú)線電有關(guān)的項(xiàng)目，我在紐約的家的確是個(gè)糟糕的實(shí)驗(yàn)地點(diǎn)。如果我們可以看到和聽(tīng)到無(wú)線電波，那么電子舞曲（EDM）狂歡派對(duì)會(huì)像一個(gè)剝奪感官的牢籠。
用于解碼器IP設(shè)計(jì)和合規(guī)性驗(yàn)證的比特流和軟件工具鏈DVK
DVK是用于解碼器IP設(shè)計(jì)和合規(guī)性驗(yàn)證的比特流和軟件工具鏈。它是芯片RTL設(shè)計(jì)、目標(biāo)設(shè)備集成（如智能手機(jī)、智能電視、機(jī)頂盒）、發(fā)貨給客戶(hù)前的軟件堆棧驗(yàn)證...
Verilog 的設(shè)計(jì)多采用自上而下的設(shè)計(jì)方法（top-down）。即先定義頂層模塊功能，進(jìn)而分析要構(gòu)成頂層模塊的必要子模塊；
決策語(yǔ)句（Decision statements）允許程序塊的執(zhí)行流程根據(jù)設(shè)計(jì)中信號(hào)的當(dāng)前值分支到特定語(yǔ)句。SystemVerilog有兩個(gè)主要的決策語(yǔ)...
系統(tǒng)Verilog RTL模型-這些模型由設(shè)計(jì)工程師編寫(xiě)，代表需要在ASIC或FPGA中實(shí)現(xiàn)的功能行為
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 長(zhǎng)沙勒克斯教育咨詢(xún)有限公司
湖南省長(zhǎng)沙市開(kāi)福區(qū)月湖街道匍園路20號(hào)聚恒科技園1棟2301-1房
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023036445號(hào)-105-1
