完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12942個 瀏覽:636569次 帖子:8005個
高速高精度的數(shù)據(jù)采集系統(tǒng)的設(shè)計與實(shí)現(xiàn)
設(shè)計了基于FPGA與ARM 芯片的數(shù)據(jù)采集系統(tǒng),F(xiàn)PGA 負(fù)責(zé)控制A/D轉(zhuǎn)換器,保證了采樣精度與處理速度,ARM負(fù)責(zé)邏輯控制及與上位機(jī)交互的實(shí)現(xiàn),并將采...
由于同步動態(tài)隨機(jī)存儲器SDRAM內(nèi)部結(jié)構(gòu)原因?qū)е缕淇刂七壿嫳容^復(fù)雜。現(xiàn)場可編程邏輯門陣列FPGA作為一種半定制電路具有速度快、內(nèi)部資源豐富、可重構(gòu)等優(yōu)點(diǎn)...
基于Zedboard FPGA的VGA圖像信號采集系統(tǒng)的設(shè)計
根據(jù)VGA(Video Graphic Array)的原理,采用VHDL硬件描述語言,設(shè)計了一種基于Zedboard FPGA板卡的圖像顯示方案。實(shí)驗(yàn)結(jié)...
設(shè)計了一款面向嵌入式控制領(lǐng)域的16位堆棧處理器,該處理器包含兩個堆棧:執(zhí)行數(shù)學(xué)表達(dá)式的數(shù)據(jù)堆棧和支持子程序調(diào)用的返回堆棧,其指令集含35條堆棧指令.詳細(xì)...
基于FPGA的視覺導(dǎo)航小車設(shè)計與實(shí)現(xiàn)
視覺導(dǎo)航作為新興起的技術(shù),受眾多研究者的青睞.設(shè)計了以現(xiàn)場可編程門列陣(FPGA)為控制核心的自主導(dǎo)航小車,采用一種新穎的自適應(yīng)路徑識別算法實(shí)現(xiàn)路徑的識...
通常基于傳統(tǒng)處理器的C是串行執(zhí)行,本文介紹Xilinx Vivado-HLS基于FPGA與傳統(tǒng)處理器對C編譯比較,差別。對傳統(tǒng)軟件工程師看來C是串行執(zhí)行...
光開關(guān)模塊控制電路工作時序的FPGA實(shí)現(xiàn)方法
本文提出一種光開關(guān)模塊控制電路的FPGA設(shè)計方法。通過硬件設(shè)置通道,由FPGA 讀入通道信息后對其進(jìn)行譯碼,并送到光開關(guān)的驅(qū)動電路。光開關(guān)通道切換成功標(biāo)...
文中介紹了一種基于FPGA的數(shù)字秒表設(shè)計方法。采用VHDL硬件描述語言,運(yùn)用ModelSim等EDA仿真工具。該設(shè)計具有外圍電路少、集成度高、可靠性強(qiáng)等...
2017-11-18 標(biāo)簽:fpga數(shù)字集成電路 1.1萬 0
基于FPGA的光柵解調(diào)系統(tǒng)的設(shè)計
光纖光柵的傳感信息是采用波長編碼的方式進(jìn)行的,解調(diào)的關(guān)鍵就是把傳感信息從波長編碼中完整地解調(diào)出來。文中介紹的光柵解調(diào)系統(tǒng)采用F-P濾波器對ASE光源進(jìn)行...
通過云計算分析Virtex-6設(shè)計的實(shí)現(xiàn)選項(xiàng)和用戶約束
隨著FPGA器件尺寸的增大及其內(nèi)部設(shè)計密度的提高,時序收斂面臨著前所未有的挑戰(zhàn)。由于各種實(shí)現(xiàn)工具都競相滿足這種更高復(fù)雜性需求,把不同的實(shí)現(xiàn)轉(zhuǎn)入量產(chǎn)時間越...
快速高效的實(shí)現(xiàn)浮點(diǎn)復(fù)數(shù)矩陣分解
浮點(diǎn)具有更大的數(shù)據(jù)動態(tài)范圍,從而在很多算法中只需要一種數(shù)據(jù)類型的優(yōu)勢。本文介紹如何使用Vivado HLS實(shí)現(xiàn)浮點(diǎn)復(fù)數(shù)矩陣分解。使用HLS可以快速,高效...
為改變采用CPU 控制矩陣鍵盤導(dǎo)致CPU 資源利用下降及引腳不足的現(xiàn)狀,介紹了一種基于FPGA 的矩陣鍵盤控制器的開發(fā)。在ISE13.4 開發(fā)環(huán)境下,采...
高速DDC系統(tǒng)的實(shí)現(xiàn)架構(gòu)與仿真
基于FPGA設(shè)計了一高速數(shù)字下變頻系統(tǒng),在設(shè)計中利用并行NCO和多相濾波相結(jié)合的方法有效的降低了數(shù)據(jù)的速率,以適合數(shù)字信號處理器件的工作頻率。為了進(jìn)一步...
基于FPGA芯片的數(shù)據(jù)流結(jié)構(gòu)分析
Virtex 型FPGA 芯片是Xilinx 公司芯片系列中的一種,Virtex 系列的數(shù)據(jù)流及配置邏輯與XC4000 的數(shù)據(jù)流及配置邏輯有顯著不同,但...
基于FPGA異步串行通信接口模塊設(shè)計與實(shí)現(xiàn)
在基于FPGA芯片的工程實(shí)踐中,經(jīng)常需要FPGA與上位機(jī)或其他處理器進(jìn)行通信,為此設(shè)計了用于短距離通信的UART接口模塊。該模塊的程序采用VHDL語言編...
基于FPGA嵌入式系統(tǒng)的設(shè)備驅(qū)動開發(fā)
基于FPGA嵌入式系統(tǒng),在PowerPC 架構(gòu)的Linux2.6 操作系統(tǒng)環(huán)境下,對通用輸入輸出接口(GPIO)控制器的驅(qū)動,采用平臺設(shè)備機(jī)制進(jìn)行中斷控...
基于串行異步收發(fā)器(UART)的通信中經(jīng)常用到循環(huán)冗余校驗(yàn)(CRC),常見的CRC校驗(yàn)電路多為串行校驗(yàn),校驗(yàn)所需時鐘周期較多,基于查找表或輸入矩陣轉(zhuǎn)換的...
反熔絲FPGA制造困難且多用在特殊用途領(lǐng)域,因此有關(guān)其位流文件的研究很少.本文首先介紹了反熔絲FPGA 及FPGA CAD軟件流程, 接著描述了反熔絲F...
2017-11-18 標(biāo)簽:fpga 1.2萬 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |