基于FPGA芯片的數據流結構分析

摘要：Virtex 型FPGA 芯片是Xilinx 公司芯片系列中的一種，Virtex 系列的數據流及配置邏輯與XC4000 的數據流及配置邏輯有顯著不同，但卻與Xilinx 的FPGA 家族保持了很大的兼容性。這里詳細介紹了Virtex 系列FPGA 芯片的數據流大小及結構。

1 引言

Virtex 支持一些新的非常強大的配置模式，包括部分重新配置，這種配置機制被設計到高級應用中，以便通過芯片的配置接口能夠訪問及操作片內數據。但想要配置芯片，對它的數據流結構的了解是必不可少的。在這里對Virtex 系列的數據流結構進行了一個概述，講述每一個bit 在數據流中的位置，這對訪問及改變片內數據是很重要的。

Virtex 系列的數據流可以看作是整塊芯片的地址與數據所確定的點的集合，豎直方向為地址，水平
方向為數據，通過這個二維坐標所確定的點的集合便構成了整塊芯片的數據流。而整塊芯片的地址空間又被分為兩種不同的塊類型，一類是CLB 塊類型，另一類是RAM 塊類型。每一塊類型地址中，又被分別分成若干的幀及相關的主地址、附地址等，在下面將具體講述這些內容。

2 幀、塊類型、主地址、附地址

2． 1 幀

Virtex 配置內存能以位的陣列形式顯示。這里涉及到“幀”的概念，幀是配置的基本單元，它由位組成，寬度等于一位寬，長度等于芯片陣列的最頂端到最底端。幀是能從配置內存中讀或寫的最小部分。

幀被組織成大一些的單元，稱為列。在Virtex，Virtex － E 和Virtex － Eextended 內存器件中，有不同類型的列。如表1 所示。

表1 不同類型的列

每個Virtex 器件包含一個中心列，在中心列中包括全局時鐘端口的配置; 兩個IOB 列， IOB 列描述
了器件位于左邊和右邊所有IOB 的配置; 最多的列是CLB 列，CLB 列中包含這列的CLB 以及在這列CLB 的上面及下面所對應的IOB 的配置; 剩下兩列類型為RAM 列: 一個為塊RAM 內容列，另一個為塊RAM 互聯列。

2． 2 塊類型、主地址、附地址

所有的地址空間被分成兩種塊類型: RAM 塊類型和CLB 塊類型。RAM 塊類型只包含塊SelectRAM內容列( 不包含互聯) 。CLB 塊類型包含所有其它列類型。

RAM 地址和CLB 地址又細分為主地址和附地址。每個配置列在RAM 或CLB 地址空間有一個唯一的主地址，每個配置幀在它的列中有一個唯一的附地址。

Virtex，Virtex － E 和Virtex － E extended memory器件的塊類型和附地址有相同的編碼順序。不同系列器件的主地址編碼順序是不同的。但是在這兩種系列中，都是偶地址在器件的左半邊，奇地址在器件的右半邊。CLB 地址空間以“0”開始于中間列，然后交替于器件的右半邊和左半邊，然后是IOB 列，最后是塊SelectRAM 互聯列。RAM 地址空間的“0”為左邊塊SelectRAM 內容列，“1”為右邊塊SelectRAM 內容列。如表2 為XCV50 的幀位置分配，最下一行為主地址。

表2 XCV50 的幀位置分配

3 幀大小及結構

3． 1 幀大小

幀的大小取決于器件的行數。一幀的配置位的數目等于18X( # CLB_rows + 2) 加填充字。為流水作業，填充字被加在每一幀的未尾，以0 為填充位，使每一幀的配置位數目都是32 的整數倍。如表3顯示了幾種Virtex 器件的幀大小。同時這個表也顯示了CLB 地址空間的位流大小以及每個RAM 塊的字數。

表3 幾種Virtex 器件的幀大小

3． 2 幀結構

3． 2． 1 CLB 幀結構
在器件中，每一幀坐落在豎直方向，表4 為CLB幀的結構，幀的前面為上端( 幀里面bit 的順序為由上到下) 。對于CLB 列，第一個18 bit 控制上端的兩個IOB，接下來的18bit 分配每一行的CLB; 最后的18bit 控制最下面的兩個IOB，最后幀中加入了足夠多的填充位“0”使之成為32 位的整數倍。

表4 CLB 幀結構