本人調試是將DSP作為RC端，FPGA作為EP端，且下文是對DSP代碼的講解。本人調試參考代碼是D: ipdk_C6678_1_1_2_6packages idrvexampleProjectsPCIE_exampleProject。本文所指的PCIE手冊為TI公司C6678的pcie技術手冊，全名為 KeyStone Architecture Peripheral Component Interconnect Express (PCIe).pdf

（1）outbound和inbound的理解：

哪一端發起請求哪一端就是outbound。一端是outbound，另一端就是inbound。

對于outbound來說，可以發出寫請求和讀請求。當作為RC端的DSP對0X60000000發起寫請求時，RC發出outbound的寫請求，將數據傳送給作為EP端的FPGA。當作為RC端的DSP對0X60000000發起讀請求時，RC發出outbound的讀請求，作為EP端的FPGA先收到讀請求然后將數據發給RC端的DSP。

錯誤理解：簡單地將數據出去理解為outbound，數據進去理解為inbound。

DSP存在PCIE_DATA 0x60000000~0x6FFFFFFF這段地址。在這段地址中寫數據會觸發outbound寫機制，在這段地址中讀數據會觸發outbound讀機制。0x60000000該地址在outbound轉換機制中為DSP內部總線地址。

（2）對EP端（遠程配置空間）BUS_MS和MEM_SP的配置

RC端對EP發出outbound寫時，RC端的DSP必須把作為EP端FPGA的BUS_MS和MEM_SP置為1，否則EP端無法收到數據。BUS_MS為設置總線控制權，MEM_SP為設置存儲器訪問權限，具體可見pcie手冊3-63頁。

（3）對EP端（遠程配置空間）BAR的配置

本地配置空間地址 0x21801000，遠程配置空間地址 0x21802000，見pcie手冊45頁。

在PCIE手冊中沒有關于remote configuration space中具體的寄存器介紹。但是其和local configuration space中寄存器順序是一樣的，只是偏移量將0x1000改成了0x2000。

從偏移地址上可以看出BAR0和BAR0_MASK地址是一樣的。在DSP端，當DBI=1時，此時寫入的值為bar的范圍大小(bar_mask)。當DBI=0時，此時寫入的值為bar的地址(bar)。（DBI在CMD_STSTUS中，DBI默認值為0）詳細寄存器見pcie手冊的3.2、3.3、3.4章節的寄存器，同時偏移量也可見FPGA的pcie gen3手冊。

RC端無法配置EP端bar mask的大小，只能配置bar的地址。RC端配置的bar基地址會因為EP端配置的bar大小而改變。例如：bar_mask=8MB，那么配置的bar地址的0~22會置為0。

配置遠程EP端bar0的具體代碼如下圖所示。在TLP過濾中，bar接收到的數據包頭中存在type這一標志位。type=0對應于EP的configuration space，type=1對應于RC的configuration space。故選擇對type0Bar32bitIdx進行配置。idx選擇0表示配置bar0。DBI默認為0，直接將數值寫入bar0，即為bar0的地址。

（4）DSP作RC端，FPGA作EP端時inbound和outbound地址轉換

詳細的地址轉換過程可見pcie手冊2.7節。

首先需要說明的是inbound和outbound機制是DSP獨有的，FPGA側不存在inbound和outbound機制。實際上，在PCIE通信鏈路中的數據幀中不僅包含發送的數據，還包含PCIE地址，數據類型和數據長度等。由于DSP存在inbound和outbound機制，故不需要人為的依據PCIE通信的規范去組幀和解幀，只需配置好inbound和outbound機制所需的寄存器。

下面根據代碼具體解釋一下inbound和outbound的轉換計算過程。

(a) outbound配置如下所示：

由Pcie_getMemSpaceRange (handle, &pcieBase, NULL))函數可以得到pcieBase的地址為0x60000000，此地址即為內部總線地址。關于此地址的詳細介紹可以見本位第一章節。

內部總線地址=0x60000000

OB_SIZE= pcie_OB_SIZE_8MB=3

OB_OFFSET_HI= PCIE_OB_HI_ADDR_M=0

PCIE_OB_REGION_M=0 對應于下面的index0，即使用outbound的region 0。

OB_OFFSET_INDEX0= PCIE_OB_LO_ADDR_M=0x70000000

注：第一個參數為PCIE手冊中所用參數名，第二個參數為樣例代碼中所用參數名。

OB_SIZE=3，故取內部總線地址0x60000000的[27:23]位，即index=0

PCIe基地址=OB_OFFSETn_HI+OB_OFFSETn_INDEXn[31:23]

=0+0x70000000[32:23]

PCIe總地址=PCIe基地址+內部總線地址[22:0]

=0x70000000[32:23]+ 0x60000000[22:0]

=0X70000000

即傳到PCIE鏈路中的地址為0x70000000，可以看到的是由于OB_SIZE為8M(因為8M=810241024=2^23 所以取0-22位 ) ，所以要是一次性傳輸的數據量超過8M的話，要么多次傳輸，要么再加個region傳輸。

而這個0x70000000又正好是本文第三章給遠程FPGA配置bar0的地址，故FPGA可以收到DSP發送的數據。

(b) inbound配置如下所示：

指定bar1的地址為0x90000000，且為32位bar。

將bar1綁定給inbound機制，且使用region 0

pcieConvert_CoreLocal2GlobalAddr（）作用是將本地地址轉換為全局地址。在6678中一共有8個核，對于核0來說L2 SRAM本地起始地址為0x00800000，L2 SRAM全局起始地址為0x10800000，兩者差值為0x10000000。

IB_START1_HI = PCIE_IB_HI_ADDR_M=0

IB_START1_LO = PCIE_IB_LO_ADDR_M=0x90000000

IB_OFFSET1 = dstBuf.buf的全局地址

注：第一個參數為PCIE手冊中所用參數名，第二個參數為樣例代碼中所用參數名。

PCIe地址偏移量=PCIe地址 -（IB_STARTn_HI：IB_STARTn_LO）

= PCIe地址 – 0x90000000

內部總線地址=IB_OFFSETn+ PCIe地址偏移量

= dstBuf.buf的全局地址+ PCIe地址 – 0x90000000

我們將內部總線設為dstBuf.buf的全局地址，即將從FPGA側收到的數據存放在dstBuf.buf中。由此我們可以計算出PCIE地址：

dstBuf.buf的全局地址= dstBuf.buf的全局地址+ PCIe地址 – 0x90000000

PCIe地址=0x90000000

FPGA側將這里計算出來的PCIE地址用在發送數據時的組幀過程里，DSP側就可以從dstBuf.buf這個變量地址里讀到FPGA側發過來的數據。

編輯：黃飛

?