主題 1：VIVADO 開發流程和資源評估?
學習目標：?
1、掌握 VIVADO 開發流程
2、掌握 VIVADO 的在線調試流程
3、掌握資源評估的方法

學習內容：?
1、開發流程：新建工程、添加代碼、添加 IP 核、配置工程等。
2、在線調試流程：ILA 的使用方法、VIO 的使用方法

?

主題 2：DDR3 IP 核的使用?
學習內容（目標）：?
1、DDR3 IP 核的生成方法
2、EXAMPLE 工程的生成和使用方法

實 驗:?
生成 DDR3 的 EXAMPLE 工程并上板驗證

?

主題 3：GTX IP 核的使用?
學習內容（目標）：?
1、GTX IP 核的生成方法
2、EXAMPLE 工程的生成和使用方法

實 驗:?
生成 GTX 的 EXAMPLE 工程并上板驗證

?

主題 4：FPGA 高級設計技巧和心得分享?
學習目標：?
1、掌握速度與資源互換原則
2、掌握流水線設計
3、掌握高效的代碼技術
4、掌握算法在 FPGA 上的實現

學習內容：?
1、影響 FPGA 速度的因素
2、延時和帶寬的異同
3、FPGA 資源的估算方法
4、速度和資源的關系
5、速度換資源的場合和一般方法
6、資源換速度的場合和一般方法

實 驗：?
1、實驗：在 500M 的采樣率下，激光測距工程會遇到什么問題？以及
如何解決？（資源換速度）
2、實現：算法的 FPGA 實現

?

主題 5：高級仿真技巧實戰?
學習目標：?
1、掌握自動對比仿真的技巧
2、掌握 MODELSIM 中 DO 文件的使用
3、掌握大模塊設計中的一些仿真管理技巧

學習內容：?
1、系統函數的使用，以文件讀取任務為主，從而快速完成大規模程
序的驗證
2、自動對比仿真的技巧
3、DO 文件介紹和使用
4、大規模設計中應用的仿真管理技巧

實 驗：?
1、實驗：仿真激光測距工程，產生 3 個測試用例；使用 DO 文件的方
式自動仿真
2、實驗：演示代碼迭代的仿真實驗

?

主題 6：JESD204B 接口?
學習內容（目標）：?
1、JESD204B 協議解析
2、JESD204B IP 核

實 驗：?
1、實驗：AD9144 的 JESD204B 實現

?

主題 7：FPGA 時序約束與分析?
學習內容（目標）：?
1、時序的概念和原理
2、時鐘約束的步驟
3、時鐘時序約束
4、輸入延時 input delay 時序約束方法
5、輸出延時 output delay 約束方法
6、時序例外的約束方法

實 驗:?
1、實驗：時序約束的練習

?

主題 8：光纖項目?
學習內容（目標）：?
1、GTX IP 核的生成和使用
2、DDR3 IP 核的生成和使用
3、GXT 接口模塊的設計
4、DDR3 接口模塊的設計
5、大數據傳輸和調度的方法
6、大數據采集系統的架構設計
7、企業項目的工程講解

實 驗:?
1、實驗：GTX IP 核上板驗證2、實驗：DDR3 IP 核上板驗證

?

主講老師：
實戰型 FPGA 技術專家：潘文明老師簡介

?

工作經歷：?
? 2007.7~2010.10：中國電子科技集團有限公司第七研究所技
術開發部 ，研發工程師?
? 2010.11~2013.5：華為公司，研發工程師?
? 2013.6~2015.4： 中國科學院先進技術研究所，研發主管?
? 2015.5~現在： 英特爾（中國），微電子事業部技術總監?
? 在工作之余，主編出版了：《FPGA設計——基于至簡設計法》
一書，并已經在業界推廣應用。?
? 現在主要主持電子與通信領域的FPGA技術工作。?
? 工作內容：主要從事微電子與FPGA領域的技術應用及推廣工作。
以及內地集成電路企業的一線從業者。同時做過各種層次的FPGA
技術培訓和應用專題教學班，講授FPGA至簡設計理論與方法，有
效地降低了從業者的FPGA開發難度，提升了集成電路的設計效率。
? 本人于暨南大學電子工程系的一些產學研合作基礎和成果：
基于“暨南大學-可編程芯片聯合開發實驗室”的平臺支持，近
年來本人與暨大電子工程系的科研團隊合作，參與了由暨大團隊主
持的廣東省教育部產學研項目、廣東省科技計劃項目等課題的研發
工作，共同申請并獲授權發明專利 1 件。
此外，本人作為主編出版
了《FPGA 設計——基于至簡設計法》一書，并已經在業界推廣應
用；同時，以第一作者和共同作者發表了 CSCD 核心庫期刊論文 4篇

審核編輯：符乾江