SRAM它也由晶體管組成。接通代表1，斷開表示0，并且狀態(tài)會保持到接收了一個改變信號為止。這些晶體管不需要刷新，但停機(jī)或斷電時，它們同DRAM一樣，會丟掉信息。SRAM的速度非?？欤ǔＤ芤?0ns或更快的速度工作。靜態(tài)ram中所謂的“靜態(tài)”，是指這種存儲器只要保持通電，里面儲存的數(shù)據(jù)就可以恒常保持。SRAM不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。

因此SRAM具有較高的性能，SoC隨著工藝進(jìn)步設(shè)計復(fù)雜度增加，embeded sram也越來越多。在40nm SoC產(chǎn)品Sram一般在20Mbits左右，當(dāng)工藝發(fā)展到28nm時Sram就增加到100Mbits。如果考慮AI產(chǎn)品，Sram估計更多。如何更好的測試Sram就成為量產(chǎn)測試的重中之重。

SRAM的性能

·memory compiler的選擇，對于一個memory size大小確定的memory block，Column Mux越大，Row address位寬越?。?/span>

- memory讀寫的訪問速度就高 （row譯碼選擇快）

- memory的面積大（cell和cell的橫向距離大于縱向距離，column mux增加很增加bits per wordline--橫向，減少wordline數(shù)--縱向，橫向尺寸增加遠(yuǎn)大于縱向）

- 因?yàn)橐淮芜x擇的row地址對應(yīng)的cell多，功耗也會增加

電流功耗，總電流功耗包括dynamic power和leakage power。不同的sram cell單元（比如HPC，HDC等等）功耗指標(biāo)不同，體系結(jié)構(gòu)設(shè)計需要在面積，速度和功耗之間尋找平衡。

-leakage current是永遠(yuǎn)存在的，Poweroff模式（cell+periphery off）《 Retention模式（cell ON+periphery OFF） 《 Standby模式（cell+periphery on），1Mbits memory的standby/Ret leakage電流在0.2mA左右，poweroff leakage電流在0.03mA左右。

-dynamic current：column mux，讀寫速度，讀寫輔助電路等都會影響動態(tài)電流，如果在常溫狀態(tài)下leakage current比較大，在高溫或者大的dynamic current時必須注意thermal runaway的風(fēng)險，因?yàn)闇囟壬遧eakage current會增加很快，總功耗的增加會進(jìn)一步增加溫度，形成正反饋。

SRAM的其他特性，SRAM的讀寫時間可以做成self-timing，當(dāng)讀寫被時鐘上升沿trigger以后，SRAM內(nèi)有dummy bitline+dummy driver來驅(qū)動計時器得到讀寫的時間。得到讀寫時間后，用該時間訪問實(shí)際sram cell保證讀寫時間ok。

SRAM的結(jié)構(gòu)，一個6T sram cell的經(jīng)典結(jié)構(gòu)如圖所示：

這些SRAM cell集合成如下圖的多個bank的memory block，每個bank有bank address使能；在一個bank內(nèi)Row address選擇一個完整的wordline，Column address選擇某組IO bitlines。

舉個例子說明如下：一個memory block是4096x32 cm16，該memory size = 4096*32= 128k bits， row address is 8bits （4096/16 = 256 wordlines）， column address is 4 bits（0~15）， Wordline bits = 32*16 = 512 bits.

fqj