在當今的電子設計領域，高性能模數轉換器（ADC）的需求日益增長。德州儀器（TI）的ADS5547便是一款備受關注的產品，它以其卓越的性能和豐富的特性，為工程師們提供了強大的設計支持。本文將對ADS5547進行全面的解析，旨在幫助電子工程師更好地了解和應用這款ADC。

文件下載：ads5547.pdf

一、ADS5547概述

ADS5547是一款高性能的14位、210 MSPS A/D轉換器，采用先進技術實現了卓越的功能和性能，同時有效減少了電路板空間的占用。它具備高模擬帶寬和低抖動輸入時鐘緩沖器，能夠在高輸入頻率下同時實現高信噪比（SNR）和高無雜散動態范圍（SFDR）。此外，該器件還提供可編程增益選項，可在較低的滿量程模擬輸入范圍內改善SFDR性能。

1.1 主要特性

• 高采樣率：最大采樣率可達210 MSPS，滿足高速數據采集的需求。
• 高分辨率：14位分辨率，確保了高精度的數據轉換。
• 低功耗：總功耗僅為1.23 W，有助于降低系統能耗。
• 多種輸出選項：提供雙數據速率（DDR）LVDS和并行CMOS輸出選項，增強了設計的靈活性。
• 可編程增益：可編程增益高達6 dB，可根據不同應用場景優化SNR和SFDR性能。
• 低采樣率模式：在較低采樣率下可實現降功耗運行，且性能不受影響。
• 內部參考：內置參考，無需外部參考引腳和相關的外部去耦電容。

1.2 產品家族

二、電氣特性

2.1 模擬輸入特性

• 差分輸入電壓范圍：2 VPP，可適應較大范圍的模擬輸入信號。
• 差分輸入電容：7 pF，對輸入信號的影響較小。
• 模擬輸入帶寬：高達800 MHz，能夠處理高頻信號。
• 模擬輸入共模電流：每個輸入引腳的共模電流為342 μA。

2.2 參考電壓特性

• 內部參考電壓：內部參考底部電壓V(REFB)為0.5 V，頂部電壓V(REFT)為2.5 V。
• 內部參考誤差：?V(REF)為 -60 ± 25 60 mV，確保了參考電壓的穩定性。
• 共模輸出電壓：VCM為1.5 V，可用于外部偏置模擬輸入引腳。

2.3 直流精度特性

• 無失碼：保證了數據轉換的準確性。
• 差分非線性（DNL）：-0.95 至 2.5 LSB，確保了每個代碼轉換的線性度。
• 積分非線性（INL）：-5 至 5 LSB，保證了整個轉換范圍的線性度。
• 偏移誤差：-10 至 10 mV，可通過校準進行補償。
• 增益誤差：由于內部參考引起的增益誤差為 -3 ±1 3 %FS，排除內部參考誤差后的增益誤差為 -2 ± 0.5 2 %FS。

2.4 交流特性

• 信噪比（SNR）：在不同輸入頻率下表現出色，如在70 MHz中頻時可達73.3 dBFS。
• 無雜散動態范圍（SFDR）：在70 MHz中頻、0 dB增益時可達85 dBc。
• 信號與噪聲和失真比（SINAD）：反映了信號質量和失真程度。
• 諧波特性：包括二次諧波（HD2）、三次諧波（HD3）等，在不同頻率下具有良好的抑制性能。
• 總諧波失真（THD）：在不同頻率下的THD表現良好，確保了信號的純凈度。
• 有效位數（ENOB）：在70 MHz時可達11.3 至 11.8 bits，反映了ADC的實際性能。
• 雙音互調失真（IMD）：在不同頻率下的IMD表現良好，可有效抑制互調干擾。
• 交流電源抑制比（AC PSRR）：在30 MHz、200 mVpp信號下可達35 dBc，有效抑制電源波動對ADC性能的影響。
• 電壓過載恢復時間：在6 dB過載情況下，恢復到最終值的1%僅需1個時鐘周期。

三、數字特性和時序特性

3.1 數字特性

• 數字輸入：高電平輸入電壓為2.4 V，低電平輸入電壓為0.8 V，確保了數字信號的可靠傳輸。
• 數字輸出：CMOS模式下，高電平輸出電壓為3.3 V，低電平輸出電壓為0 V；LVDS模式下，高電平輸出電壓為1375 mV，低電平輸出電壓為1025 mV，輸出差分電壓為225 至 425 mV。

3.2 時序特性

• 孔徑延遲：典型值為1.2 ns，確保了采樣的準確性。
• 孔徑抖動：典型值為150 fs rms，減少了采樣誤差。
• 喚醒時間：從待機模式恢復到有效數據輸出的時間最大為100 μs。
• 延遲：為14個時鐘周期，在設計系統時需要考慮該延遲對數據處理的影響。
• DDR LVDS模式和并行CMOS模式的時序參數：包括數據建立時間、數據保持時間、時鐘傳播延遲等，確保了數據的可靠傳輸和采集。

四、設備編程模式

ADS5547提供了多種可編程特性，可通過并行接口控制、串行接口編程或兩者結合的方式進行配置。

4.1 并行接口控制

通過將RESET引腳拉高，使用DFS、MODE、SEN、SCLK和SDATA引腳直接控制ADC的某些模式。這種方式簡單直觀，適用于常用功能的控制，如待機模式、輸出格式選擇、參考模式選擇等。

4.2 串行接口編程

將RESET引腳拉低，通過SEN、SDATA和SCLK引腳訪問ADC的內部寄存器。在編程前，需要將內部寄存器復位到默認值，可通過在RESET引腳施加脈沖或設置寄存器0x6C中的位為高來實現。

4.3 并行接口和串行控制結合

為了增加配置的靈活性，可同時使用串行接口寄存器和并行引腳控制。在這種模式下，需要先將串行寄存器復位到默認值，并將RESET引腳拉低。并行接口控制引腳DFS和MODE的功能由相應的電壓電平決定，其優先級由優先級表確定。

五、引腳配置

ADS5547提供了LVDS模式和CMOS模式兩種引腳配置，不同模式下的引腳功能有所差異。

5.1 LVDS模式引腳配置

包括模擬電源引腳（AVDD）、模擬地引腳（AGND）、差分時鐘輸入引腳（CLKP、CLKM）、差分模擬輸入引腳（INP、INM）、內部參考模式下的共模電壓輸出引腳（VCM）、電流設置電阻引腳（IREF）、復位引腳（RESET）、串行接口時鐘輸入引腳（SCLK）、串行接口數據輸入引腳（SDATA）、串行接口使能輸入引腳（SEN）、輸出緩沖器使能輸入引腳（OE）、數據格式選擇輸入引腳（DFS）、模式選擇輸入引腳（MODE）、差分輸出時鐘引腳（CLKOUTP、CLKOUTM）、差分輸出數據引腳（DO_D1_P、DO_D1_M等）、超出范圍指示引腳（OVR）、數字和輸出緩沖器電源引腳（DRVDD）、數字和輸出緩沖器地引腳（DRGND）等。

5.2 CMOS模式引腳配置

與LVDS模式類似，但輸出時鐘為單端CMOS輸出（CLKOUT），輸出數據為單端CMOS電平（DO、D1等）。此外，還有一個未使用的引腳（UNUSED）。

六、典型特性

文檔中提供了大量的典型特性曲線，包括不同輸入頻率下的FFT圖、互調失真（IMD）與頻率的關系、SFDR與輸入頻率的關系、SNR與輸入頻率的關系、SNR與增益的關系、性能與電源電壓的關系、性能與溫度的關系、SNR與采樣頻率的關系、性能與輸入幅度的關系、性能與時鐘幅度的關系、性能與輸入時鐘占空比的關系、輸出噪聲直方圖等。這些特性曲線有助于工程師了解ADS5547在不同工作條件下的性能表現，從而進行合理的設計和優化。

七、應用信息

7.1 工作原理

ADS5547基于開關電容技術，采用CMOS工藝制造，是一款低功耗的14位210 MSPS流水線ADC。它由外部輸入時鐘的上升沿觸發轉換過程，輸入信號被采樣保持后，通過一系列低分辨率階段進行順序轉換，最終在數字校正邏輯塊中組合輸出。輸出數據為14位，可選擇DDR LVDS或CMOS格式，并采用二進制補碼或偏移二進制編碼。

7.2 模擬輸入

• 輸入架構：采用基于開關電容的差分采樣保持架構，具有良好的交流性能，即使在高采樣率和高輸入頻率下也能保持穩定。
• 偏置要求：INP和INM引腳需要在VCM引腳提供的1.5 V共模電壓附近進行外部偏置，以確保正常工作。
• 驅動電路要求：為了獲得最佳性能，建議在輸入引腳之間使用外部R-C-R濾波器，以過濾采樣電容切換引起的毛刺。同時，在每個輸入線上使用15 Ω的串聯電阻，以抑制封裝寄生效應引起的振鈴。在較高輸入頻率下，可使用5至10 Ω的較低串聯電阻。此外，還需要為共模開關電流提供低阻抗路徑。

7.3 參考

• 內部參考：在內部參考模式下，REFP和REFM電壓由內部生成，VCM引腳輸出1.5 V的共模電壓，可用于外部偏置模擬輸入引腳。
• 外部參考：在外部參考模式下，VCM引腳作為參考輸入，強制在該引腳上的電壓通過內部緩沖和增益1.33倍，生成REFP和REFM電壓。此時，需要外部生成1.5 V的共模電壓來偏置輸入引腳。

7.4 低采樣頻率操作

在高采樣頻率下，ADS5547使用時鐘發生器電路來推導ADC的內部時序，默認速度模式下可從210 MSPS降至50 MSPS。在低采樣頻率（低于50 MSPS）下，需要將ADC置于低速模式，可通過設置寄存器位或將SCLK引腳拉高來實現。

7.5 時鐘輸入

• 驅動方式：ADS5547的時鐘輸入可以采用差分（SINE、LVPECL或LVDS）或單端（LVCMOS）驅動方式，不同配置下性能差異較小。
• 共模電壓設置：時鐘輸入的共模電壓通過內部5 kΩ電阻設置為VCM，允許使用變壓器耦合驅動電路或交流耦合方式。
• 性能建議：為了獲得最佳性能，建議采用差分驅動方式，以減少對共模噪聲的敏感性。同時，使用低抖動的時鐘源，并對時鐘源進行帶通濾波，以減少抖動的影響。

7.6 可編程增益

ADS5547具有可編程增益功能，增益范圍從0 dB到6 dB，以1 dB為步長。不同增益對應不同的滿量程輸入范圍，可根據實際需求進行選擇。在高IF情況下，可編程增益可顯著改善SFDR性能，同時對SNR的影響較小。

7.7 電源管理

• 電源模式：ADS5547具有三種電源模式，包括全局待機、輸出緩沖器禁用和輸入時鐘停止，可根據實際應用需求選擇合適的模式以降低功耗。
• 電源縮放模式：在較低采樣頻率下，ADS5547可通過電源縮放模式實現降低功耗的同時保持性能不變。共有四種電源縮放模式，可通過串行接口寄存器位進行選擇。
• 電源順序：在電源上電時，AVDD和DRVDD電源可以按任意順序上電，兩者在器件內部是分離的，可使用單獨的電源或同一電源。

7.8 數字輸出

• 輸出信息：ADS5547提供14位數據、與數據同步的輸出時鐘和超出范圍指示器，當輸出達到滿量程限制時，超出范圍指示器會變高。
• 輸出接口：提供DDR LVDS和并行CMOS兩種輸出接口選項，可通過DFS引腳或串行接口寄存器位進行選擇。
• LVDS輸出特性：在DDR LVDS模式下，14個數據位和輸出時鐘以LVDS電平輸出，兩個連續的數據位在每個LVDS差分對上進行復用。LVDS緩沖器的輸出電流可通過寄存器位進行編程，還可通過位實現電流加倍模式。此外，還提供內部終止選項，可通過寄存器位和進行編程，以提高信號完整性。
• CMOS輸出特性：在并行CMOS模式下，14個數據輸出和輸出時鐘以3.3 V CMOS電壓電平輸出。CMOS輸出的功耗與采樣頻率和每個輸出引腳的負載電容有關，可通過在每個輸出線上使用串聯電阻來減少開關噪聲。

7.9 輸出時鐘和數據格式

• 輸出時鐘位置可編程：在LVDS和CMOS模式下，輸出時鐘的位置可以通過SEN引腳或串行接口寄存器位進行編程，以優化數據采集的設置和保持時間。
• 輸出數據格式：支持2's補碼和偏移二進制兩種輸出數據格式，可通過DFS引腳或串行接口寄存器位進行選擇。

7.10 輸出時序

在高采樣頻率下，ADS5547使用時鐘發生器電路來推導ADC的內部時序，以確保最佳的設置和保持時間以及50%的輸出時鐘占空比。在80 MSPS至210 MSPS的采樣頻率范圍內，輸出時序參數具有良好的穩定性；在低于80 MSPS的采樣頻率下，設置和保持時間不隨采樣頻率成比例變化，輸出時鐘占空比也會逐漸偏離50%。

7.11 電路板設計考慮

• 接地：使用單一接地平面，并對電路板的模擬、數字和時鐘部分進行清晰的分區，可獲得良好的性能。
• 電源去耦：由于ADS5547內部已經包含去耦電容，因此可以使用最少的外部去耦電容。建議在轉換器電源引腳附近放置去耦電容，以過濾外部電源噪聲。同時，建議使用單獨的電源為模擬和數字電源引腳供電，以隔離數字開關噪聲對敏感模擬電路的影響。
• 數據輸出串聯電阻：在每個輸出線上使用50至100 Ω的串聯電阻，并將其靠近轉換器引腳放置，以隔離輸出與大負載電容的影響，減少開關噪聲。
• 散熱墊：將封裝底部的暴露散熱墊焊接到接地平面上，以獲得最佳的散熱性能。

八、總結

ADS5547是一款功能強大、性能卓越的14位210 MSPS ADC，具有高采樣率、高分辨率、低功耗、多種輸出選項、可編程增益等優點。通過合理的應用和設計，它可以廣泛應用于無線通信基礎設施、軟件定義無線電、功率放大器線性化、測試和測量儀器、高清視頻、醫學成像、雷達系統等領域。在使用ADS5547時，工程師需要根據具體的應用需求，合理選擇配置選項，并注意電路板設計的細節，以充分發揮其性能優勢。希望本文對電子工程師在設計和應用ADS5547時有所幫助。你在實際應用中是否遇到過類似ADC的設計挑戰呢？歡迎在評論區分享你的經驗和見解。