隨著芯片的集成度越來越高，生產工藝的改善及成本壓力的增加，芯片廠商在生產芯片時，芯片的溝道越來越短。這造成了即使頻率很低的信號，其上升下降時間會非常的小，在板級設計時，如果設計不合理，信號的過沖及振蕩現象嚴重。所以，正如Eric Bogatin所說：有兩種工程師，一種是已經遇到了信號完整性問題，另一種是即將遇到信號完整性問題。因此，關于信號完整性的分析就顯得格外重要。

這里，主要是談談學習的方法、順序、仿真軟件、測試測量、電源完整性、電磁兼容。

一、關于學習的方法

剛開始的時候，可以先看看“中興通訊EDA工具手冊”里面的仿真分冊，跟著步驟一步步的進行操作。這樣，能熟悉基本的流程與操作，對于軟件的使用，有了一定程度的認識。在學習仿真軟件的使用過程中，結合著“高速PCB基礎理論及內存仿真技術”這本書的第一部分，其中的EMI部分可以先不用看（等對于理論理解更為深入時，再回頭看）。這個過程，主要是理解什么時候進行信號完整性分析，什么時候，可以不用；理解什么是傳輸線，什么是反射串擾，什么是時序分析。

在這之后，可以多上論壇，了解下現在信號完整性的發展方向及他人的理解。更為主要的是，在以后的學習實踐中，如果遇到問題，可以上去問，只要是自己努力思考過的，就會有人樂意出來回答。

另外，網上會有不少的Design rule，不要盲目的相信，很多規則都是有其局限性的。

這里推薦以下幾個論壇：

PCB SI；

EDA365；

SI 高速設計 中國PCB。

這里，也推薦以下幾本書：

信號完整性分析 伯格丁 著 李玉山 等譯，電子工業出版社；

高速數字設計 約翰遜 格雷厄姆 著 沈立 等譯 電子工業出版社。

以上兩本書強烈推薦，做信號完整性的，幾乎人手一本。

在此基礎上，可以看下“高速電路設計與仿真分析”那本書。當然，看那本書的時候，得有一定的基礎。

二、關于學習的順序

可以先進行信號完整性的反射仿真，其次串擾仿真，接著，進行時序分析；

在這之后，看些電源完整性的相關資料，可以進行仿真；

最后，可以考慮兼顧下EMI方面的相關知識。

三、關于仿真軟件

仿真軟件只是一種工具，只要你的理論掌握好了，每一種仿真軟件都是相差不多的。而且，只要掌握了一種常用的仿真軟件，想用另一種仿真軟件也是比較容易的。

前期，可以用PCB SI這個仿真軟件，對于GHZ以下的信號，精度還是很高的，而且可以進行大部分的仿真。

后期，涉及到更高速率的，背板連接器的，可以選擇用HSPICE。只是HSPICE需用自己編寫網表，腳本，很費時間。

總之，仿真重要的不是仿真軟件工具本身，而是設計者的頭腦。要讓軟件做本身可以做的事情，而不要超出軟件的使用范圍。

四、關于測試測量

對于高速信號來說，測試測量是非常講究。

我們測量絕大多數使用的是示波器這個儀器，關于示波器的使用及如何測量，這里，推薦你看下汪進進先生的博客。

五、關于電源完整性

電源完整性，可以通過 PCB PI這個仿真軟件進行仿真。

但是，目前為此，還沒有一款關于電源完整性仿真特別準確的軟件，只能看出個趨勢。

電源完整性仿真的目的是確定需要添加的電容的種類及數量，若沒有仿真，當種類配合不對，或是數量不夠時，容易出現電源軌道坍塌的現象。因此，在實際設計中，往往多添加較多的電容。

電源完整性仿真如果要做好的話，那必須具有豐富的經驗及深厚的理論基礎。即使是做了五年的相關項目，也不敢說自己精通這一領域。

還好，從仿真的實用性考慮，電源完整性仿真顯得并不那么重要。

六、關于EMC

前面，沒有提及到EMI的問題。其實，EMC在很大的程度上，和信號完整性與電源完整性是相關的。

甚至在“信號完整性分析”這本書中，還將整個系統的電磁干擾和輻射，作為信號完整性的噪聲源的一部分。

舉個例子來說，有些時候，一個產品的EMC通不過3C的標準，這個時候，如果確定輻射源附近有個電感，將電感換成磁珠，也許就通過了。其原因是電感只是單純的反射能量，而磁珠是可以吸收能量的。還有關于差分信號的共模電流，很多時候，也是輻射的重要來源。

到了最后，就可以真正的殊途同歸。

人有兩條路要走，一條是必須走的，一條是想走的，你必須把必須走的路走漂亮，才可以走想走的路~~~