1．1．課題的研究背景

隨著人們對電子設備的小型化和多功能化要求越來越高，當今的電子系統正朝著高速化和小體積化的方向發展。沿著這個方向，現代電子系統的信號速率、時鐘速率和集成電路的輸出開關速度也在不斷增加。從數字系統的工作頻率看，越來越多的系統工作在lOOMitz以上，約50％的設計時鐘頻率都超過了50MHz，有近20％的設計主頻超過了120mHz。信號邊沿也變得越來越陡峭，目前信號的最小切換時間已經達到皮秒級。電子系統中系統時鐘頻率迅速提高和信號邊沿不斷變陡，使得PCB的信號走線和基板材料的特性對系統電氣性能的影響越來越大。對于低頻設計，信號走線和基板材料的影響可以不予考慮，但當信號頻率超過50MHz時，信號的走線就必須考慮其傳輸線效應，而在評定系統性能時也必須考慮電路板基材的電參數。另一方面，隨著芯片制造與芯片封裝技術的不斷進步，芯片體積在不斷減小，引腳數目在不斷增多，這導致了PCB上的元件密度和信號線密度不斷增大。元器件的布局密度不斷增大，彼此間的間隔變得越來越小，相互間的電磁感應和電磁干擾就越來越嚴重。可見，當前電子系統的發展為PCB的設計帶來了一個問題，即信號頻率上升、體積減小和布線密度增大，使得PCB的信號完整性問題越來越突出nH引。電子系統如果沒有良好的信號完整性，就不能良好的工作，甚至根本不能工作。現代PCB設計時必須充分考慮信號完整性。然而影響PCB信號完整性的因素很多。諸如元器件的電磁特性、基板材料的特性、元器件的布局位置以及信號的布線狀況等因素都會影響到PCB的信號完整性。因此，在PCB設計時如何快速的分析電路板的信號完整性、采取有效的信號完整性設計方法已經成為當今PCB設計領域中研究的熱門課題瞄’。

1．2．信號完整性概述及其研究現狀

信號完整性(S i gnal Integri ty，SI)是指信號在信號線上傳輸的質量。對于數字電路，就是要信號在電路中能以正確的時序和電壓做出響應。如果電路中信號能夠以要求的時序、持續時間和電壓幅度到達接收端，就表明該電路具有較好的信號完整性。反之，就說明出現了信號完整性問題。在數字電路中，信號完整性問題主要表現為振鈴、過沖、欠沖、時延、同步切換噪聲和地彈等現象。為了正確識別和處理數據，IC要求數據在時鐘邊沿前后處于穩定狀態。這段時間內如果信號不穩定或狀態發生改變，IC就可能誤判甚至丟失部分數據。在高速數字電路中，信號能以要求的時序、持續時間和電壓幅度到達IC時，該電路就有很好的信號完整性。如出現諸如振蕩、過沖、下沖等信號完整性問題(如圖1-1所示)，就會造成時鐘間歇振蕩，從而導致電路誤觸發和接收數據出錯。此外，數字電路中邏輯器件內部和PCB上的其他數字信號在進行同步切換時，因電源線和地線的阻抗以及器件的引線電感會在系統中產生同步切換噪聲(SSN)，在地線上引起地彈噪聲。諸如此類的信號問題會嚴重影響電路的性能H1。

差的信號完整性一般不是由某一單一因素導致的，而是電路板中的多種因素共同引起的。從形成機理上看，引起電路板信號完整性問題的原因主要是電路板上的串擾耦合、信號反射和電磁干擾(EMI)H¨朝嘲。相應地，研究和解決電路板的信號完整性問題也需要從這三方面來研究，并采取相應的措施。

1．2．1．串擾問題及其研究

串擾是信號線間的耦合，是由信號線之間的互感和互容引起的噪聲。串擾耦合通常可分為兩種，即公共阻抗耦合和電磁場耦合。公共阻抗耦合是因為不同信號共用公共返回路徑引起的，這種耦合通常在低頻時起決定作用。電磁場耦合主要發生在高頻時，又可分為電感性耦合與電容性耦合。通常所說的串擾是指電磁場耦合，本論文中涉及的串擾也僅指電磁場耦合。電磁場耦合屬于近場耦合，其機理是在高頻時PCB上的任何兩個器件或導線之間都存在互容和互感，當一個器件或一條信號線上的信號發生變化時，其變化會通過互容和互感耦合到其他器件或信號線，即串擾耦合。當耦合信號或串擾信號足夠大時，接收串擾信號的信號線上就會出現信號完整性問題。PCB信號線間的串擾與傳輸的信號頻率、走線的長度、走線間的距離以及參考地平面的狀況等因素有關。例如參考平面上的裂縫會使跨越裂縫的信號線間的串擾增加，引起信號波形畸變。