本文設(shè)計(jì)了一種基于FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的二模冗余MIPS處理器。系統(tǒng)可以對(duì)系統(tǒng)錯(cuò)誤進(jìn)行自行檢測(cè)和錯(cuò)誤自行定位，經(jīng)測(cè)試系統(tǒng)可以正常運(yùn)行。本系統(tǒng)下一步的工作是進(jìn)一步完善故障自檢測(cè)系統(tǒng)和設(shè)計(jì)故障的自修復(fù)系統(tǒng)。
2013-11-28 18:58:36
6454 
FPGA和CPU一直是雷達(dá)信號(hào)處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng)，越來越復(fù)雜，對(duì)信息處理的需求也急劇增長。為此，FPGA不斷在提高處理
2013-12-24 17:28:4011421 
本文提出了一種基于FPGA的多路光柵信號(hào)采集方案，該方案使用I/O口相對(duì)較少的低端FPGA,配合多路選擇開關(guān)，通過內(nèi)部處理，實(shí)現(xiàn)了多路光柵信號(hào)的采集，結(jié)果表明，該方案成本低廉且能滿足精度的要求。
2013-12-30 13:35:403125 
本文以FPGA作為核心處理器，提出了一種基于FPGA多路機(jī)載冗余圖像處理系統(tǒng)的設(shè)計(jì)方案。##整個(gè)系統(tǒng)顯示的分辨率為1600×1200@60 Hz，信號(hào)位為真彩色24b，則一幀圖像所需需要存儲(chǔ)的容量C≈47 Mb。##讀寫操作交替進(jìn)行仿真圖如圖5所示。圖5中包含了兩個(gè)寫入操作，一個(gè)讀取操作。
2014-01-07 10:28:323905 
多片FPGA之間的互連，經(jīng)常提到多路復(fù)用的概念，也經(jīng)常提到TDM的概念，正確理解多路復(fù)用在多片FPGA原型驗(yàn)證系統(tǒng)中的機(jī)理，尤其是時(shí)序機(jī)制，對(duì)于我們正確看待和理解多片FPGA原型系統(tǒng)的性能有很好的促進(jìn)作用。下圖是一個(gè)使用多路復(fù)用器后接采樣FF的多路復(fù)用解決方案的示例。
2023-06-06 10:04:352286 
本篇討論的是有關(guān)CPU（在Zynq SoC中是指ARM處理器核）和FPGA的可編程邏輯架構(gòu)之間的機(jī)器視覺算法分割。美國國家儀器公司（National Instruments）的Carlton
2021-05-31 09:17:44
你好：
我想問一下，我要使用FPGA實(shí)現(xiàn)對(duì)AD7768芯片產(chǎn)生的多路AD數(shù)據(jù)進(jìn)行采集，除了設(shè)置MODE，F(xiàn)ORMATE之類的以外，我只使用一片AD7768，是否需要使用START信號(hào)
2023-12-11 07:24:57
一種基于FPGA的多路同步信號(hào)源的設(shè)計(jì)方法，通過VHDL語言硬件編程實(shí)現(xiàn)了基于單片FPGA的多路同步信號(hào)，數(shù)字調(diào)相快速準(zhǔn)確。利用QuartusⅡ進(jìn)行綜合和仿真驗(yàn)證了該設(shè)計(jì)的正確性，該設(shè)計(jì)具有調(diào)相方便、速度快、成本低等優(yōu)點(diǎn)。
2021-04-22 06:23:50
DSP技術(shù)廣泛應(yīng)用于各個(gè)領(lǐng)域，但傳統(tǒng)的數(shù)字信號(hào)處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標(biāo)的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理系統(tǒng)，具有很強(qiáng)的實(shí)時(shí)性和靈活性，因此利用FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理成為數(shù)字信號(hào)處理領(lǐng)域的一種新的趨勢(shì)。
2019-10-17 08:12:27
在FPGA上實(shí)現(xiàn)時(shí)鐘信號(hào)的多路同步輸出該怎么做呢？好像要用到FPGA內(nèi)部的PLL，將時(shí)鐘信號(hào)分成多路輸送到其他板塊，求高手解答該怎么做輸入時(shí)鐘由一個(gè)50M的晶振提供
2023-03-21 14:51:29
要求:1.以Altera公司的最新4代FPGA Cyclone Ⅳ系列芯片為核心，以NIOS Ⅱ軟核處理器進(jìn)行軟件設(shè)計(jì)。2#無需DAC 與多路模擬開關(guān)，由FPGA 產(chǎn)生調(diào)制輸出波形信號(hào)所需的PWM
2018-12-08 18:07:11
機(jī)進(jìn)行通道控制與信號(hào)檢測(cè)，提升該系統(tǒng)的便捷性和實(shí)用性。下位機(jī)作為該系統(tǒng)的主體部分，主要由基于FPGA芯片的核心調(diào)度、數(shù)據(jù)處理、通道管理、信號(hào)調(diào)理與采集、網(wǎng)絡(luò)通信、串口通信、單片機(jī)控制及電源與時(shí)鐘管理
2021-07-12 08:30:00
處理、硬件數(shù)字濾波器、各種算法等，或者利用FPGA來擴(kuò)展I／O接口，如實(shí)現(xiàn)多路PWM(脈寬調(diào)制)輸出、實(shí)現(xiàn)PCI接口擴(kuò)展等。通過合理的系統(tǒng)軟硬件功能劃分，結(jié)合優(yōu)秀高效的FPGA設(shè)計(jì)，整個(gè)嵌入式
2019-05-06 09:18:16
的信號(hào)量特別多時(shí)(特別是各種信號(hào)量、狀態(tài)量)，僅僅靠用普通MCU的資源就往往難以完成任務(wù)。電子論壇所提出的一種基于FPGA的模擬量、數(shù)字量采集與處理系統(tǒng)，利用FPGA的I／O端口多，并且可以自由編程支配
2011-08-23 10:15:34
基于FPGA的數(shù)字信號(hào)處理
2020-04-04 18:08:33
大規(guī)模集成電路的迅速發(fā)展，機(jī)器視覺技術(shù)得到了廣泛的應(yīng)用研究，取得了巨大的經(jīng)濟(jì)與社會(huì)效益。 機(jī)器視覺系統(tǒng)主要由3部分組成：圖像的獲取、圖像的處理和分析、輸出或顯示。本文介紹了基于FPGA的一種機(jī)器視覺系統(tǒng)，該系
2013-09-04 12:14:55
）算法的提出，減少了當(dāng)N很大的時(shí)候DFT的運(yùn)算量，使得數(shù)字信號(hào)處理的實(shí)現(xiàn)和應(yīng)用變得更加容易，因此對(duì)FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義，且實(shí)際價(jià)值不可估量。本文主要探討了基于FPGA
2017-11-28 11:32:15
多路寫信號(hào)處理電路在QuartusII9.0環(huán)境下的仿真結(jié)果如圖7所示，圖中sgg為輸入的單路寫信號(hào)脈沖，wrout為輸出的多路寫信號(hào)[6-7]。3 AVR數(shù)據(jù)采集3.1 FIFO地址譯碼電路
2021-07-13 06:58:32
如何對(duì)在QuartusII9.0環(huán)境下的多路寫信號(hào)處理電路進(jìn)行仿真？怎樣去設(shè)計(jì)一種FIFO讀信號(hào)地址譯碼電路？
2021-09-26 06:53:31
本文針對(duì)遙測(cè)應(yīng)用，以大容量FPGA器件為核心，實(shí)現(xiàn)了電源獨(dú)立的不同頻率、不同波形的多路模擬量信號(hào)源。
2021-04-30 06:12:38
缺陷成團(tuán)對(duì)FPGA片內(nèi)冗余容錯(cuò)電路可靠性的影響是什么？缺陷成團(tuán)對(duì)冗余容錯(cuò)電路可靠性的影響是什么？
2021-04-08 06:50:18
根據(jù)電力監(jiān)控系統(tǒng)的要求，提出一種基于FPGA技術(shù)的多路交流信號(hào)采集與處理系統(tǒng)的設(shè)計(jì)方法。分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案，以及各個(gè)功能
2009-05-16 14:47:58
27 設(shè)計(jì)了一種基于FPGA 和DSP 的光纖信號(hào)實(shí)時(shí)處理系統(tǒng),介紹了系統(tǒng)的硬件組成和工作原理。該系統(tǒng)采用FPGA 實(shí)現(xiàn)數(shù)據(jù)的高速采集和邏輯控制，用DSP 實(shí)現(xiàn)傳感信號(hào)的全數(shù)字解調(diào)，分析了載
2009-06-19 11:17:4324 簡(jiǎn)要分析了DSP＋FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性，并且結(jié)合一個(gè)實(shí)時(shí)信號(hào)處理板的開發(fā)，提出在此類系統(tǒng)中，FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵問題，并且給出了詳實(shí)的分析和解決方案。
2009-09-02 17:44:4424 介紹了在晶閘管監(jiān)測(cè)系統(tǒng)中，多路實(shí)時(shí)脈沖信號(hào)處理的設(shè)計(jì)方法。采用XC9500XL系列CPLD 進(jìn)行具體方案的設(shè)計(jì)，同時(shí)給出了相關(guān)的Verilog 程序及仿真波形結(jié)果。關(guān)鍵詞：晶閘管監(jiān)測(cè)
2009-12-18 11:33:2614 簡(jiǎn)要分析了DSP+FPGA 系統(tǒng)的特點(diǎn)和優(yōu)越性，結(jié)合導(dǎo)引頭信號(hào)處理板的開發(fā)，提出了在此系統(tǒng)中，FPGA 設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù)，并且給出了詳實(shí)的分析和解決方案。
2009-12-23 14:53:5420 本文針對(duì)磁通門信號(hào)采集與處理的具體特點(diǎn)，對(duì)基于FPGA的磁通門數(shù)字信號(hào)處理系統(tǒng)進(jìn)行了研究。該系統(tǒng)采用A/D轉(zhuǎn)換器對(duì)磁通門輸出信號(hào)進(jìn)行采樣，采樣后的數(shù)據(jù)通過FPGA進(jìn)行數(shù)據(jù)
2009-12-23 15:09:0915 本文針對(duì)磁通門信號(hào)采集與處理的具體特點(diǎn),對(duì)基于FPGA的磁通門數(shù)字信號(hào)處理系統(tǒng)進(jìn)行了研究。該系統(tǒng)采用A/D轉(zhuǎn)換器對(duì)磁通門輸出信號(hào)進(jìn)行采樣,采樣后的數(shù)據(jù)通過FPGA進(jìn)行數(shù)據(jù)處理,再
2010-07-21 17:24:5826 簡(jiǎn)要分析了DSP+FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性,結(jié)合導(dǎo)引頭信號(hào)處理板的開發(fā),提出了在此系統(tǒng)中,FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵技術(shù),并且給出了詳實(shí)的分析和解決方案。
2010-07-21 17:28:0418 為了滿足超聲波探傷檢測(cè)的實(shí)時(shí)性需求，通過研究超聲波探傷的工作原理，提出了基于FPGA芯片的實(shí)時(shí)信號(hào)處理系統(tǒng)實(shí)現(xiàn)方案及硬件結(jié)構(gòu)設(shè)計(jì)，并根據(jù)FPGA邏輯結(jié)構(gòu)模型實(shí)現(xiàn)了軟件系統(tǒng)
2010-09-30 16:39:0745 FPGA的多路可控脈沖延遲系統(tǒng)設(shè)計(jì)
采用數(shù)字方法和模擬方法設(shè)計(jì)了一種最大分辨率為0.15 ns級(jí)的多路脈沖延遲系統(tǒng)，可以實(shí)現(xiàn)對(duì)連續(xù)脈沖信號(hào)的高分辨
2009-03-29 15:09:482975 
板卡概述TES817是一款基于ZU19EG FPGA的高性能實(shí)時(shí)信號(hào)處理平臺(tái)，該平臺(tái)采用1片高性能的FPGA：XCZU19EG-2FFVC1760I作為主處理器，FPGA的PL端外掛1組72位
2025-08-29 15:28:59
? 板卡概述TES807 是一款基于千兆或者萬兆以太網(wǎng)傳輸?shù)碾p FMC 接口信號(hào)處理平臺(tái)。該平臺(tái)采用 XILINX 的 Kintex UltraSacle 系列 FPGA
2025-08-29 15:49:41
板卡概述 VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號(hào)處理平臺(tái)，該平臺(tái)采用一片Xilinx的Kintex
2025-09-01 13:39:12
摘要：提出一種基于FPGA技術(shù)的多路模擬量、數(shù)字量采集與處理系統(tǒng)的設(shè)計(jì)方案，分析整個(gè)系統(tǒng)的結(jié)構(gòu)，并討論FPGA內(nèi)部硬件資源的劃分和軟件的設(shè)計(jì)方案等。本設(shè)計(jì)
2009-06-20 15:05:111956 摘要： 在反輻射導(dǎo)彈的雷達(dá)導(dǎo)引頭中，信號(hào)跟蹤器的實(shí)時(shí)性是影響系統(tǒng)性能的重要因素之一。介紹了利用高性能FPGA豐富的資源實(shí)現(xiàn)的多路脈沖重復(fù)頻率跟
2009-06-20 15:34:23745 
基于CPCI總線的通用FPGA信號(hào)處理板的設(shè)計(jì)
?隨著雷達(dá)信號(hào)處理技術(shù)的不斷發(fā)展以及現(xiàn)代國防對(duì)雷達(dá)技術(shù)的需求，系統(tǒng)對(duì)雷達(dá)信號(hào)處理的要求也越來越高，需要實(shí)時(shí)處
2009-11-28 15:07:381352 
基于DSP與FPGA的光柵地震檢波器的信號(hào)處理
0 引 言
在石油地震勘探中，地震儀通過地震檢波器采集信號(hào)。地震檢波器是為了接收和記錄地
2010-01-20 11:26:151094 
本系統(tǒng)設(shè)計(jì)利用FPGA間接控制2塊MAX4312選通所需要的視頻通道，實(shí)現(xiàn)各個(gè)視頻通道間相互切換。根據(jù)開關(guān)控制信號(hào)的設(shè)計(jì)思想在FPGA中對(duì)撥動(dòng)開關(guān)輸入信號(hào)做去抖動(dòng)處理，然后對(duì)不同的
2010-06-29 15:45:274242 
應(yīng)用領(lǐng)域： 6U VME TigerSHARC201FPGA信號(hào)處理機(jī)主要面向雷達(dá)、聲納、通信、圖象處理等高速信號(hào)處理領(lǐng)域。采用專用DSP與FPGA可編程邏輯器組成陣列化并行處理機(jī)，已經(jīng)越來越成為當(dāng)前數(shù)字信號(hào)處理發(fā)展的趨勢(shì)。 雷航科技的6U VME TigerSHARC201FPGA信號(hào)處理機(jī)就
2011-02-28 12:05:3264 研究了能夠同時(shí)對(duì)多路 光電編碼器 脈沖信號(hào)進(jìn)行細(xì)分、計(jì)數(shù)以及傳輸?shù)臄?shù)據(jù)采集處理系統(tǒng)。提出了以高度集成的FPGA芯片為核心的設(shè)計(jì)方式，實(shí)現(xiàn)6路光電編碼器信號(hào)的同步實(shí)時(shí)處理。坐
2011-08-18 16:33:1592 本課題基于關(guān)節(jié)臂式坐標(biāo)測(cè)量機(jī)的研制需要，研究了 光柵傳感器 輸出信號(hào)的特點(diǎn)和FPGA開發(fā)技術(shù)，以FPGA為載體，設(shè)計(jì)了一個(gè)基于FPGA的多路光柵數(shù)據(jù)采集系統(tǒng)。 本文主要介紹了光柵傳感
2011-08-18 16:34:5578 在3G移動(dòng)通信網(wǎng)絡(luò)建設(shè)中，如何實(shí)現(xiàn)密集城區(qū)的無線網(wǎng)絡(luò)覆蓋是目前基站的發(fā)展方向。本文提出了基于FPGA的數(shù)字收發(fā)機(jī)信號(hào)處理。
2011-10-21 17:56:3660 本文提出基于FPGA的數(shù)字收發(fā)機(jī)信號(hào)處理研究與實(shí)現(xiàn)
2011-11-01 18:20:4250 本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用fpga實(shí)現(xiàn)數(shù)字信號(hào)處理的數(shù)據(jù)規(guī)劃、多種結(jié)構(gòu)類型的fir數(shù)字濾波器的fpga實(shí)現(xiàn)、不同結(jié)構(gòu)
2011-11-04 15:50:120 本文提出了一種基于FPGA的雷達(dá)數(shù)字信號(hào)處理機(jī)設(shè)計(jì)，接收機(jī)采用了脈沖多普勒、數(shù)字波束形成等主流雷達(dá)技術(shù)。
2012-03-31 09:53:134437 
現(xiàn)場(chǎng)可編程邏輯陣列器件（FPGA）具有編程方便、高集成度、高可靠性等優(yōu)點(diǎn)。為了滿足科研和實(shí)際測(cè)試要求，本文設(shè)計(jì)了一種以FPGA、高速D/A為核心，能產(chǎn)生多路頻率可調(diào)信號(hào)的信號(hào)源系
2012-05-23 11:32:491568 
摘 要：研究一種基于FPGA的多路視頻合成系統(tǒng)。系統(tǒng)接收16路ITU656格式的視頻數(shù)據(jù)，按照畫面分割的要求對(duì)視頻數(shù)據(jù)流進(jìn)行有效抽取和幀合成處理，經(jīng)過視頻編碼芯片轉(zhuǎn)換成模擬信號(hào)輸出
2012-09-12 17:18:3199 隨著新的FPGA體系的出現(xiàn)，DSP IP核和工具數(shù)量的增加，采用可編程邏輯的DSP應(yīng)用繼續(xù)增加。FPGA器件能夠以高速、實(shí)時(shí)、低成本、高靈活性的優(yōu)點(diǎn)應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域，它可以完全取代通用DSP芯片或作為通用DSP芯片的協(xié)處理器進(jìn)行工作。
2015-02-02 14:11:369001 基于FPGA的雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)的論文
2015-10-30 10:38:126 基于FPGA的心電信號(hào)處理研究與實(shí)現(xiàn)論文
2015-10-30 10:38:539 基于FPGA數(shù)字信號(hào)處理，本文主要探討了基于FPGA數(shù)字信號(hào)處理的實(shí)現(xiàn)
2015-10-30 10:39:3837 本書比較全面地闡述了fpga在數(shù)字信號(hào)處理中的應(yīng)用問題。本書共分8章，主要內(nèi)容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設(shè)計(jì)中常用軟件簡(jiǎn)介、用fpga實(shí)現(xiàn)數(shù)字信號(hào)處理的數(shù)據(jù)規(guī)劃、多種
2015-12-23 11:07:4647 基于FPGA的超聲波無損檢測(cè)信號(hào)處理研究/
2016-01-04 15:26:580 本文主要研究如何利用FPGA實(shí)現(xiàn)FFl’算法，研制具有自主知識(shí)產(chǎn)權(quán)的FFT
信號(hào)處理器
2016-03-21 16:22:5244 外文翻譯過來的，數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)中文版。
2016-05-04 16:04:240 于FPGA的高速多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)。
2016-05-10 13:45:2841 多路同步數(shù)字調(diào)相信號(hào)源一般采用單片機(jī)和多片專用DDS芯片配合實(shí)現(xiàn)。該技術(shù)同步實(shí)現(xiàn)復(fù)雜，成本高。給出了一種基于FPGA的多路同步信號(hào)源的設(shè)計(jì)方法，通過VHDL語言硬件編程實(shí)現(xiàn)了基于單片FPGA
2016-05-27 13:47:499190 
基于FPGA的數(shù)字信號(hào)處理算法研究與高效實(shí)現(xiàn)
2016-08-29 23:20:5642 基于FPGA數(shù)字信號(hào)處理
2016-12-14 22:08:2523 數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)
2016-12-14 22:08:2532 利用FPGA實(shí)現(xiàn)信號(hào)處理算法是一個(gè)難度頗高的應(yīng)用，不僅涉及到對(duì)信號(hào)處理算法、FPGA芯片和開發(fā)工具的學(xué)習(xí)，還意味著要改變傳統(tǒng)利用軟件在DSP上實(shí)現(xiàn)算法的習(xí)慣，從面向硬件實(shí)現(xiàn)的算法設(shè)計(jì)、硬件實(shí)現(xiàn)、結(jié)構(gòu)優(yōu)化和算法驗(yàn)證等多個(gè)方面進(jìn)行深入學(xué)習(xí)。
2016-12-26 17:26:4112 多抽樣率的數(shù)字信號(hào)處理及其FPGA實(shí)現(xiàn)
2017-10-30 11:42:4412 DSP技術(shù)廣泛應(yīng)用于各個(gè)領(lǐng)域，但傳統(tǒng)的數(shù)字信號(hào)處理器由于以順序方式工作使得數(shù)據(jù)處理速度較低，且在功能重構(gòu)及應(yīng)用目標(biāo)的修改方面缺乏靈活性。而使用具有并行處理特性的FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理系統(tǒng)，具有很強(qiáng)
2017-10-31 10:37:230 EtherCAT是一種實(shí)時(shí)工業(yè)以太網(wǎng)協(xié)議，使用鏈路冗余技術(shù)是實(shí)現(xiàn)鏈路穩(wěn)定性和可靠性的重要手段。介紹了基于FPGA的EtherCAT鏈路冗余原理，設(shè)計(jì)通過FPGA實(shí)現(xiàn)主站與從站、從站與從站之間的通信鏈
2017-11-15 12:42:139791 
針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿足不同的信號(hào)處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:403060 
在振動(dòng)信號(hào)采集和處理系統(tǒng)設(shè)計(jì)中，信號(hào)的處理時(shí)間與可靠性決定著系統(tǒng)應(yīng)用的可行性。本文設(shè)計(jì)了一種基于FPGA的振動(dòng)信號(hào)采集處理系統(tǒng)，該系統(tǒng)通過振動(dòng)信號(hào)采集電路、抗混疊濾波電路、AD采樣電路將電荷信號(hào)轉(zhuǎn)化
2017-11-18 05:26:024815 
衛(wèi)星通信是當(dāng)前重要的通信手段之一。針對(duì)原有單路解調(diào)器的不足，本文提出利用軟件無線電思想，通過FPGA構(gòu)建一種多路衛(wèi)星信號(hào)處理系統(tǒng)。論述了數(shù)字下變頻（DDC）、解調(diào)、數(shù)據(jù)通路等關(guān)鍵點(diǎn)的設(shè)計(jì)思路。最終
2017-11-18 08:26:144619 
基于運(yùn)放的信號(hào)發(fā)生器精度低且穩(wěn)定性和可調(diào)節(jié)性差，而基于DDS的信號(hào)發(fā)生器則成本高、電路復(fù)雜。為此提出了基于FPGA+PWM的多路信號(hào)發(fā)生器設(shè)計(jì)方法。該方法硬件上無需DAC與多路模擬開關(guān)，由FPGA產(chǎn)生調(diào)制輸出波形信號(hào)所需的PWM脈沖波，經(jīng)二階低通濾波和放大電路后即可得到所需波形信號(hào)。
2017-11-18 09:42:017556 
基于SRAM 的FPGA對(duì)于空間粒子輻射非常敏感，很容易產(chǎn)生軟故障，所以對(duì)基于FPGA的電子系統(tǒng)采取容錯(cuò)措施以防止此類故障的出現(xiàn)非常重要。通過對(duì)敏感電路使用三模冗余( TMR)方法并利用FPGA 的動(dòng)態(tài)可重構(gòu)特性，可以有效的增強(qiáng)FPGA 的抗單粒子性能，解決FPGA對(duì)因空間粒子輻射而形成的軟故障。
2017-11-18 11:40:0212550 
基于二模冗余技術(shù)和FPGA動(dòng)態(tài)部分可重構(gòu)技術(shù)設(shè)計(jì)了一種二模冗余MIPS處理器。處理器可以在不中斷系統(tǒng)運(yùn)行的同時(shí)，使用動(dòng)態(tài)可重構(gòu)技術(shù)修復(fù)系統(tǒng)故障；通過對(duì)系統(tǒng)內(nèi)部重要模塊設(shè)置冗余邏輯，保證了系統(tǒng)的穩(wěn)定性
2017-11-22 08:26:221514 
隨著實(shí)時(shí)數(shù)字信號(hào)處理技術(shù)的發(fā)展，ARM、DSP和FPGA體系結(jié)構(gòu)成為3G移動(dòng)終端實(shí)現(xiàn)的主要方式。本文的設(shè)計(jì)通過ARM對(duì)目標(biāo)及環(huán)境進(jìn)行建模、運(yùn)算，生成網(wǎng)絡(luò)協(xié)議仿真數(shù)據(jù)庫，應(yīng)用DSP進(jìn)行數(shù)據(jù)調(diào)度、運(yùn)算和處理，最后形成所需的調(diào)幅、調(diào)相、調(diào)頻等控制字，通過FPGA控制收發(fā)器芯片產(chǎn)生射頻模擬信號(hào)。
2018-04-26 16:26:001842 
針對(duì)聲學(xué)多普勒流速剖面儀的高速信號(hào)采集和處理對(duì)運(yùn)算實(shí)時(shí)性與易升級(jí)的需求，提出一種基于現(xiàn)場(chǎng)可編程門陣列（ FPGA）的軟硬件協(xié)同設(shè)計(jì)方法。闡述聲學(xué)多普勒剖面儀的測(cè)流原理，選擇FPGA作為單一的信號(hào)
2018-03-05 15:45:182 Xilinx FPGA 可提供卓越的數(shù)字信號(hào)處理 (DSP) 性能，能夠滿足音頻處理、接口、壓縮、嵌入和轉(zhuǎn)換等方面的需求。FPGA 架構(gòu)所具有的內(nèi)在并行性意味著音頻的許多通道都可以使用極其高效的資源
2018-06-22 14:57:021319 控制器接收專用芯片外部異步串口傳送的數(shù)據(jù)，將這些數(shù)據(jù)進(jìn)行處理后傳送到DDS模塊相應(yīng)寄存器，從而產(chǎn)生特定頻率相位的正弦波信號(hào)；最后將程序固化到片內(nèi)RAM中，在FPGA上實(shí)現(xiàn)多路正弦波信號(hào)發(fā)生器專用芯片的設(shè)計(jì)。
2018-12-30 09:03:0010026 
本系統(tǒng)以FPGA作為高性能實(shí)時(shí)信號(hào)處理系統(tǒng)的數(shù)據(jù)采集和控制中心，2片DSP為數(shù)據(jù)處理中心，主要包括4個(gè)功能模塊——數(shù)據(jù)采集模塊、FPGA數(shù)據(jù)控制模塊、DSP處理模塊和通信模塊，系統(tǒng)結(jié)構(gòu)框圖如圖1所示。
2019-04-23 08:29:004860 
為了實(shí)現(xiàn)對(duì)58路模擬信號(hào)進(jìn)行不同頻率的采集，設(shè)計(jì)了一種以現(xiàn)場(chǎng)可編程門陣列（FPGA）為核心的多路模擬信號(hào)采集模塊。該模塊采用FPGA芯片XC2S30作為系統(tǒng)的核心控制器件來實(shí)現(xiàn)對(duì)A／D轉(zhuǎn)換器的控制
2018-10-12 16:15:2124 本文提出了一種實(shí)現(xiàn)信號(hào)采集方案，介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號(hào)采集系統(tǒng)的系統(tǒng)設(shè)計(jì)，并著重介紹前端硬件的設(shè)計(jì)，并就ARM 處理器和FPGA 的互聯(lián)設(shè)計(jì)進(jìn)行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換，達(dá)到了較好的效果，實(shí)現(xiàn)了信號(hào)的采集與存儲(chǔ)。
2018-11-02 15:46:0112 設(shè)計(jì)了一種基于 TI DSP TMS320C6713B 和ALtera Cyclone 系列FPGA 的數(shù)據(jù)采集模塊，使用FPGA 做多路串行AD 器件的信號(hào)采集控制和數(shù)據(jù)緩沖，同時(shí)利用DSP
2019-03-05 16:30:2917 本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA視頻教程之使用FPGA進(jìn)行嵌入式信號(hào)處理系統(tǒng)設(shè)計(jì)視頻資料免費(fèi)下載包括了：1、FPGA的最新發(fā)展現(xiàn)狀和設(shè)計(jì)流程;，2、基于FPGA的嵌入式系統(tǒng)技術(shù)，3、基于FPGA
2019-03-29 16:53:5016 硬件工程師，在電路項(xiàng)目開發(fā)設(shè)計(jì)階段，會(huì)遇到一些多路信號(hào)分時(shí)處理的情況；對(duì)于數(shù)字開關(guān)量信號(hào)，會(huì)使用多路選擇器解決，如邏輯芯片的三八譯碼器74HC138。
2019-09-29 11:28:197606 提出了一種基于FPGA+ARM的多路視頻采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法。該視頻采集系統(tǒng)不僅能對(duì)多路快速變化的視頻信號(hào)進(jìn)行采集和處理，而且能應(yīng)用為系統(tǒng)信號(hào)發(fā)生設(shè)備．系統(tǒng)采用FPGA為核心高速時(shí)序邏輯控制
2019-11-19 15:51:4221 如今，圖像傳感器必須超越“拍攝圖像”，能夠?qū)崿F(xiàn)“分析圖像”，這就是視覺處理器存在的原因。根據(jù)Yole近期出版的《圖像信號(hào)處理器和視覺處理器市場(chǎng)和技術(shù)趨勢(shì)-2019版》報(bào)告，視覺處理器市場(chǎng)正在爆發(fā)性
2020-07-23 11:14:142216 處理能力的現(xiàn)場(chǎng)可編程門陣列（FPGA）在成本、性能、體積等方面都顯示出了優(yōu)勢(shì)。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運(yùn)算等數(shù)字信號(hào)處理算法的高效實(shí)現(xiàn)。
2021-02-01 16:11:0017 主要介紹基于FPGA實(shí)現(xiàn)多路模擬信號(hào)自適應(yīng)采集系統(tǒng)的設(shè)計(jì)。該系統(tǒng)主要包括軟件和硬件兩部分：硬件主要采用FPGA芯片，AD7982—1，ADG406和運(yùn)放AD824來搭建硬件平臺(tái)；軟件包括FPGA程序
2021-02-02 15:52:345 隨著集成電路技術(shù)的發(fā)展，FPGA和DSP以及ARM以其體積小、速度快、功耗低、設(shè)計(jì)靈活、利于系統(tǒng)集成、擴(kuò)展升級(jí)等優(yōu)點(diǎn)，被廣泛地應(yīng)用于高速數(shù)字信號(hào)傳輸及數(shù)據(jù)處理，以DSP+FPGA+ARM的架構(gòu)組成滿足實(shí)時(shí)性要求的高速數(shù)字處理系統(tǒng)已成為一種趨勢(shì)，本文主要研究FPGA在高速多路數(shù)據(jù)傳輸中的應(yīng)用。
2021-04-24 09:04:497109 
多速率技術(shù)已廣泛應(yīng)用于數(shù)字音頻處理、語音處理、頻譜分析、無線通信、雷達(dá)等領(lǐng)域。作為一項(xiàng)常用信號(hào)處理技術(shù)，FPGA攻城獅有必要了解如何應(yīng)用該技術(shù)，解決實(shí)際系統(tǒng)中的多速率信號(hào)處理問題。 01什么是多速率
2021-06-01 11:02:193898 
數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn).第3版英文
2021-10-18 10:55:320 說到異步時(shí)鐘域的信號(hào)處理，想必是一個(gè)FPGA設(shè)計(jì)中很關(guān)鍵的技術(shù)，也是令很多工程師對(duì)FPGA望 而卻步的原因。但是異步信號(hào)的處理真的有那么神秘嗎？那么就讓特權(quán)同學(xué)和你一起慢慢解開這些所謂的難點(diǎn)
2021-11-01 16:24:3911 基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:5121 FPGA和CPU一直是雷達(dá)信號(hào)處理不可分割的組成部分。傳統(tǒng)上FPGA用于前端處理，CPU用于后端處理。隨著雷達(dá)系統(tǒng)的處理能力越來越強(qiáng)，越來越復(fù)雜，對(duì)信息處理的需求也急劇增長。為此，FPGA不斷在提高處理
2022-12-14 11:46:094356 今天給大俠帶來基于FPGA的數(shù)字視頻信號(hào)處理器設(shè)計(jì)，由于篇幅較長，分三篇。 今天帶來第一篇，上篇，視頻信號(hào)概述和視頻信號(hào)處理的框架。 話不多說，上貨。
2023-05-19 10:56:172490 
多片FPGA之間的互連，經(jīng)常提到多路復(fù)用的概念，也經(jīng)常提到TDM的概念
2023-06-06 10:07:37852 
FPGA（現(xiàn)場(chǎng)可編程門陣列）在處理異步信號(hào)時(shí)，需要特別關(guān)注信號(hào)的同步化、穩(wěn)定性以及潛在的亞穩(wěn)態(tài)問題。由于異步信號(hào)可能來自不同的時(shí)鐘域或外部設(shè)備，其到達(dá)時(shí)間和頻率可能不受FPGA內(nèi)部時(shí)鐘控制，因此處理起來相對(duì)復(fù)雜。以下是對(duì)FPGA異步信號(hào)處理方法的詳細(xì)探討。
2024-07-17 11:10:402415 現(xiàn)場(chǎng)可編程門陣列（FPGA）是一種高度靈活的硬件平臺(tái)，它允許開發(fā)者根據(jù)特定應(yīng)用需求定制硬件邏輯。在實(shí)時(shí)信號(hào)處理和圖像處理領(lǐng)域，FPGA因其獨(dú)特的優(yōu)勢(shì)而受到青睞。 1. 并行處理能力 FPGA的最大
2024-12-02 10:01:342508
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論