摘要：在振動信號采集和處理系統(tǒng)設(shè)計中，信號的處理時間與可靠性決定著系統(tǒng)應用的可行性。本文設(shè)計了一種基于FPGA的振動信號采集處理系統(tǒng)，該系統(tǒng)通過振動信號采集電路、抗混疊濾波電路、AD采樣電路將電荷信號轉(zhuǎn)化為數(shù)字信號送入FPGA，在FPGA處理設(shè)計中利用數(shù)據(jù)流控制方法并行實現(xiàn)了信號的采樣和處理，并在數(shù)據(jù)存儲和訪問過程中采用時鐘時標方法判斷信號采樣過程中的數(shù)據(jù)丟失情況，有效提高了振動信號處理的實時性及可靠性。本設(shè)計在真實環(huán)境中進行了驗證，系統(tǒng)運行穩(wěn)定可靠，滿足各項技術(shù)應用要求。

振動現(xiàn)象是機械設(shè)備運行的伴隨過程，結(jié)構(gòu)部件處于工作狀態(tài)就有振動信號產(chǎn)生，常見故障通過振動和由振動輻射出來的噪聲反映。在飛行器的健康監(jiān)控和診斷過程中，作為提取故障信息的主要手段，振動信號的采集和處理具有特殊重要的意義。

飛行器振動過程的捕捉由于采樣點數(shù)密集，傳感器數(shù)量多，傳感器之間同步要求高，對于振動采集系統(tǒng)采樣速率、采樣精度和數(shù)據(jù)處理能力提出了更高的要求，單純依靠CPU完成數(shù)據(jù)采樣和處理越來越力不從心。

以FPGA為代表的可編程邏輯器件以其工作穩(wěn)定、速度快、靈活的可編程能力等特點，獲得了越來越廣泛應用。本文提出了一種基于FPGA的振動信號采集處理系統(tǒng);該系統(tǒng)具有實時性高，糾錯能力強等特點，采用數(shù)據(jù)流控制的方法實現(xiàn)了信息的并行處理，可以更加有效的實現(xiàn)多通道振動信號采集;同時為了提高數(shù)據(jù)的可靠性采用時間標定的方法進行數(shù)據(jù)的存儲和校驗。本文第一節(jié)介紹了該系統(tǒng)的整體設(shè)計方案，第二節(jié)、第三節(jié)介紹了電荷放大器及和混疊濾波電路的實現(xiàn)方法，第四節(jié)著重介紹了FPGA的實現(xiàn)方法，最后介紹了方案的實際應用情況。

1 整體方案

振動信號采集處理系統(tǒng)用于采集軸承的圓周運動所導致的振動過程，振動傳感器安裝在機械部件上，可以同時采集機械部件各方向的振動量值，為達到振動信號校驗和標定的目的，結(jié)構(gòu)部件上安裝有光柵傳感器，結(jié)構(gòu)部件每轉(zhuǎn)動一周產(chǎn)生一個脈沖信號，該信號與振動信號同時送入振動采集系統(tǒng)用于后續(xù)處理。

本文所采用的振動傳感器為成熟的商用傳感器，該傳感器輸出信號為電荷信號，其量值與結(jié)構(gòu)部件的振動加速度成正比。振動傳感器發(fā)出的信號經(jīng)過電荷放大器電路將該信號轉(zhuǎn)變?yōu)殡妷盒盘枺撾妷盒盘柦?jīng)抗混疊濾波處理、AD采樣后轉(zhuǎn)化為二進制數(shù)據(jù)，送入FPGA進行后續(xù)處理;光柵傳感器產(chǎn)生的脈沖信號，經(jīng)光電隔離處理后送入FPGA作為時標用于后續(xù)處理;DSP從FIFO中讀取采樣數(shù)據(jù)，進行分析和處理并根據(jù)處理的結(jié)果進行顯示和告警。方案中AD轉(zhuǎn)換電路采用16位的高精度高速AD轉(zhuǎn)換芯片實現(xiàn)，時標采樣電路采用光電隔離器件實現(xiàn)。振動信號采集處理系統(tǒng)原理圖如圖1所示。

2 電荷放大器電路設(shè)計

電荷放大器電路原理圖如圖2所示，放大器采用美國TI公司的TL082芯片。該芯片是采用二次離子注入Bi—FET兼容工藝制作的單片集成高輸入阻抗運算放大器。電路中C1為積分電容用于實現(xiàn)電荷信號及電壓信號的轉(zhuǎn)化，C1電容的精度對整個電路精度有較大影響，應選用高精度的瓷介電容，電阻R1為反饋電阻主要功能是避免電容C1出現(xiàn)飽和現(xiàn)象，電阻R1阻值需大于等于500 kΩ。為了保護運放TL082，在其反相端串接電阻R2，為避免R2與運放TL082的輸入電容構(gòu)成另一個極點而使運放產(chǎn)生自激振蕩。在R2兩端并聯(lián)電容C3實現(xiàn)相位補償。電容C2和R2、C3并聯(lián)電路相串聯(lián)，作用是隔離掉壓電傳感器的零漂。電容C4、C5、C6、C7用于濾除電源上的干擾信號。

3 抗混疊濾波電路設(shè)計

混疊現(xiàn)象由信號中高于采樣速率一半的成分引起的，該現(xiàn)象會導致A/D轉(zhuǎn)換后的數(shù)據(jù)波形失真，產(chǎn)生錯誤。解決辦法是將信號中高于采樣速率一半的頻率成分濾除。這要求在采樣率變化的情況下，濾波器的低通截止頻率也要相應調(diào)整。濾波器MAX291配合A/D轉(zhuǎn)換器的低通濾波電路可以實現(xiàn)程控抗混疊濾波。該器件是一款巴特沃思低通濾波器。截止頻率范圍從0.1 Hz到50 kHz。截止頻率與輸入時鐘頻率之比為50：1。系統(tǒng)可以通過FPGA分頻產(chǎn)生5 Hz到25 MHz的方波信號，控制抗混疊濾波電路實現(xiàn)不同截止頻率的低通濾波功能。

4 FPGA設(shè)計

文中FPGA芯片選用XILINX公司的virtex-5系列XC5VFX70芯片，該芯片具有11，200個可配置邏輯塊和18KB大小的RAM塊296個，能夠滿足較復雜的邏輯控制和較大的數(shù)據(jù)存儲要求。FPGA控制邏輯包括數(shù)據(jù)流控制邏輯、FIFO控制邏輯、調(diào)度模塊、數(shù)據(jù)存儲、數(shù)據(jù)訪問等幾部分。調(diào)度模塊是FPGA的核心控制模塊向其他模塊發(fā)出控制指令，數(shù)據(jù)流控制邏輯完成了數(shù)據(jù)由串行數(shù)據(jù)向并行數(shù)據(jù)的轉(zhuǎn)化，F(xiàn)IFO控制邏輯完成了FIFO的寫入寫出控制，數(shù)據(jù)的存儲和訪問控制邏輯主要用于數(shù)據(jù)的校驗，F(xiàn)PGA邏輯組成框圖如圖3所示。