摘要： 基于SRAM 的FPGA 對于空間粒子輻射非常敏感，很容易產生軟故障，所以對基于FPGA的電子系統采取容錯措施以防止此類故障的出現非常重要。通過對敏感電路使用三模冗余( TMR) 方法并利用FPGA 的動態可重構特性，可以有效的增強FPGA 的抗單粒子性能，解決FPGA對因空間粒子輻射而形成的軟故障。

1 引言

隨著現場可編程門陣列( Field Programmable Gate Array，FPGA) 技術的不斷發展，FPGA 以其研發周期短、研發成本低等優勢，極大地提高了電子系統設計的靈活性和通用性，被廣泛地應用在航天、通信、醫療、工控等各個領域。

基于SRAM 的現場可編程門陣列( Field Programmable Gate Array，FPGA) 對于帶電粒子的輻射特別敏感，尤其是近年來高密度集成芯片的出現，電路容量增大、操作電壓降低使得它們在輻射環境下的可靠性降低。其中軟故障是主要的故障，它是由粒子和PN 結相互作用引起的一種暫態故障，軟故障對在基于SRAM 的FPGA 上實現的電路具有特別嚴重的影響。

三模冗余( Triple Modular Redundancy，TMR) 技術是一個被廣泛使用的針對FPGA 上單粒子翻轉( Single － Event Upset，SEU) 的容錯技術，可以大幅度提高FPGA 在SEU 影響下的可靠性。但是由于要實現額外的模塊與布線，它對硬件資源以及功耗消耗較大，而且工作速度也受到影響，這都限制了傳統TMR 的使用。隨著電子技術特別是部分可重構技術的發展，出現了多種改進的TMR 技術，它們都有針對性地解決了傳統TMR 方法所存在的問題，使得TMR 技術得到發展。

2 常規TMR 方法及存在的問題

三重冗余技術的原理可以簡單的理解為將同一個電路進行三次復制，然后對這三個電路的輸出進行“多數投票”仲裁，將其中至少有兩個相同的輸出結果作為最終的輸出。TMR 是緩減SEU 非常有效的技術，但當單粒子的能量足以引起三個單元中的兩個同時發生SEU 時，這種簡單的TMR 技術就會失效，但是這種情況發生的概率很低。所以TMR 是現在比較有效且被大量使用的一種容錯方法，被廣泛用于防止由輻射引起的SEU 對系統的影響。

傳統TMR 方法可以有效提高設計的可靠性，但是它也存在很多不足之處:
1) 它不能對出錯的單元進行修復。當三個單元中的一個單元出錯后，它只是將錯誤通過多數表
決器屏蔽，但是錯誤單元模塊仍然存在。而且一般的TMR 也不能對錯誤進行檢測和定位，以便系統進行修復。如果出現的錯誤得不到及時修復，那么當再次出現錯誤時TMR 將失效。

2) 普通TMR 資源開銷大，資源利用率低。普通TMR 是對整個設計或者較大的模塊進行三模冗余，粒度比較大，它的資源開銷相比原始電路增大300%。對整個電路或者模塊實現TMR，會造成資源浪費。

3) 由于電路的倍增使得功耗增大，而且由于表決器的存在以及其他一些額外的布線使得速度降低。

4) 表決器本身也可能出錯，而一般的TMR 的表決器沒有自檢錯能力，也不具備抗輻射能力。

5) 當采用三模冗余的電路驅動沒有采用冗余電路時，需要一個表決器將三個信號合為一個信號。當沒有采用冗余的電路驅動采用三模冗余電路時需要通過額外的布線將一路信號擴展成為三路信號。因為邏輯電路和布線資源都對SEU 敏感，所以這樣的結果會降低系統可靠性。

3 改進的TMR 方法

1) 動態可重構技術
由于TMR 本身不具備錯誤模塊修復能力，若僅一個模塊出現錯誤時，系統功能不受影響，但如果在另一個模塊出現錯誤前不能對已出現的錯誤模塊進行修復，那么冗余方法會失效。所以當出現一個錯誤的時候，必須及時地對出錯的模塊進行修復。利用FPGA 局部動態可重構技術可以及時的對出錯模塊進行修復。動態可重構技術就是對基于SRAM 編程技術FPGA 的全部或部分邏輯資源實現在系統運行時的動態功能變換。

系統重構可分為靜態系統重構和動態系統重構。前者指目標系統的邏輯功能靜態重載，即FPGA芯片功能在外部邏輯的控制下，通過存儲于存儲器中不同的目標系統數據的重新下載，實現芯片邏輯功能的改變。對一個常規SRAM 編程的FPGA，只能用于實現靜態系統重構。后者是指對于時序變化
的數字邏輯系統，其時序邏輯的發生不是通過調用芯片內不同區域、不同邏輯資源來組合而成，而是通過對具有專門緩存邏輯資源的FPGA，進行局部和全局芯片邏輯的動態重構( 或稱修改) 而快速實現。動態可重構FPGA 內部邏輯塊和內連線的改變，可以通過讀取不同的SRAM bit 數據來直接實現這樣的邏輯重建，時間往往在納秒量級，有助于實現FPGA系統邏輯功能的動態重構。

由于對于空間電子系統來說影響最嚴重的是SEU 等軟故障，而軟故障可以通過重構來解決，所以周期性地對配置存儲器進行刷新可以實現對這類錯誤的修復。

TMR 電路可以設計出具有檢錯和定位功能的表決器，當某個模塊出錯時，表決器的信號直接觸發重構功能，動態地只對出錯部分的電路進行重構。這樣可以解決定時刷新時產生的時間和功耗問題，并為防止錯誤積累提供了解決途徑。

為了防止表決器出錯，表決器可以采用對輻射不敏感的器件來實現而替代基于SRAM 的材料，這樣提高了表決器的穩健性。改進的表決器不再使用多數表決器對三個冗余模塊的輸出進行表決，而是將三個冗余模塊相應的輸出通過三態緩沖器和少數表決器后分別由FPGA 的三個輸出管腳輸出，最后在印刷電路板( PCB) 上“線或”為一個信號。少數表決器電路負責判斷本冗余模塊的信號是否是少數值，如果是少數值，則相對應的緩沖器輸出高阻，如果不是，則使相應的信號正常輸出。

Readback 是在動態可重構的基礎上發展起來的，它是指將配置數據回讀與最初的配置數據進行比較，發現錯誤后進行重構，另外還可以采用糾錯碼來保護配置數據。每一個配置幀的數據被12 位的see － dec 漢明碼保護，而且FPGA 中每個基本單元的識別碼都不一樣，通過ICAP( InternalConfiguration Access Port) 回讀配置文件后，糾錯碼可以給出錯位的位置。

動態可重構技術可以在不中斷電路工作的情況下修復SEU 在LUT、布線矩陣和CLB 中造成的功能錯誤，有效的增強FPGA 電路的抗單粒子能力。

2) 局部敏感電路TMR 技術
隨著部分動態重構技術的出現，可以使用局部敏感電路TMR 方法。以較小的粒度為步長，采用合理的布局布線實現TMR 以達到要求的資源開銷并得到最大的可靠性。由于資源有限，因此在無法實現全局TMR 的情況下，對局部敏感電路進行TMR 是一個較好的選擇，可以在使用較少資源的情況下提高系統的可靠性。由于不是對所有的模塊都采用冗余措施，所以在實現的時候必須著重于對那些可以相對更高地提高系統可靠性的模塊應用TMR 技術。此時表決器的數量和位置也是一個需要考慮的問題。由于采用三模冗余的模塊前后需要額外的布線，而邏輯電路和布線資源都對SEU 敏感，所以這樣的結果會降低系統可靠性。

為了選擇需要進行三模冗余的模塊并進行合理的布局布線，將系統出現的錯誤分為持續性錯誤和非持續性錯誤。持續性錯誤是指由SEU 產生的改變了電路內部狀態的錯誤; 非持續性錯誤是指可以通過FPGA 重構而消除的錯誤，而持續性錯誤在重構后依然存在。

結合以上的分析，實施部分TMR 的優先級別如下:
第一級是會產生持續性錯誤的部分。
第二級是會導致能產生連續性錯誤電路部分出錯的電路，以降低TMR 和非TMR 之間的轉換為準則。
第三級是會產生持續性錯誤電路的前向部分，同樣以降低TMR 和非TMR 之間的轉換為準則。
第四級是與會產生持續性錯誤電路部分獨立的部分。

可以通過靜態分析來對電路進行劃分。這里存在的問題是在標準的全局TMR 中，所有的輸入、輸出以及時鐘都進行了三模冗余，而使用部分TMR時，對I /O 以及時鐘的冗余有可能不能被實現。和沒有采用TMR 的邏輯電路一樣，沒有進行TMR 的時鐘和I /O 同樣可以產生不能被檢測的錯誤。

由實驗結果來看，由于此方法主要著重于能產生持續性錯誤的電路部分，所以當所使用的冗余資源增多時，持續性錯誤出現的幾率很快降低，最終幾乎全部被克服掉。所以采用部分TMR 可以在資源和可靠性間達到平衡，在最小限度影響可靠性的條件下，最大限度地提高資源利用率。

4 結束語

隨著FPGA 突飛猛進的發展，芯片的集成度越來越高，其工作電壓不斷降低，導致FPGA 在輻射條件下的可靠性下降，特別是以SEU 為代表的軟故障的影響不斷加大，所以在用基于SRAM 的FPGA 實現系統的時候，必須采取容錯措施。

以傳統TMR 的可靠性優勢為基礎，應用局部敏感電路TMR 技術和FPGA 局部動態可重構技術的空間容錯措施可以有效的避免由于空間粒子影響的電路軟故障發生，基于局部敏感電路的TMR 技術將會是TMR 技術的一個主要發展方向。