AMD將推出smartNIC SoC，基于臺積電7nm工藝。

綜合：半導(dǎo)體產(chǎn)業(yè)縱橫編輯部

AMD正迎來它的輝煌。在其發(fā)布的Q2季度財(cái)報(bào)中，AMD實(shí)現(xiàn)連續(xù)8個(gè)季度的增長，季度營收首次突破60億美元。

AMD首席執(zhí)行官蘇姿豐表示：“AMD的高性能和自適應(yīng)計(jì)算解決方案涵蓋了從云計(jì)算，PC機(jī)到通信和智能終端等一系列應(yīng)用場景。我們的解決方案正發(fā)揮越來越大的作用，不斷塑造定義未來計(jì)算的近乎每一項(xiàng)服務(wù)和產(chǎn)品的能力。我們完成對賽靈思具有轉(zhuǎn)型意義的收購擴(kuò)展了領(lǐng)先的計(jì)算引擎產(chǎn)品組合，這為AMD提供了重要機(jī)會。隨著我們的高性能和自適應(yīng)產(chǎn)品在3000億美元多樣化市場中占據(jù)更大份額，我們將實(shí)現(xiàn)收入持續(xù)強(qiáng)勁增長，并向股東提供令人信服的回報(bào)。” ?AMD將于2H22在臺積電開始增加5nm訂單 據(jù)業(yè)內(nèi)消息人士稱，AMD 有望在 2022 年下半年成為臺積電 5nm 工藝平臺的第二大客戶，因?yàn)榕_積電將增加代工廠的 5nm 晶圓開工量。

AMD透露，它計(jì)劃在 8 月 30 日舉行一場直播活動，以揭示下一代基于 Zen 4 的 Ryzen 7000 CPU 細(xì)節(jié)。

消息人士稱，即將推出的 AMD Zen 4 Ryzen 7000 系列桌面處理器將采用臺積電的 5nm 工藝技術(shù)制造。消息人士稱，該代工廠還簽約為 Ryzen 7000 CPU 制造 6nm I/O 芯片。

AMD 還計(jì)劃在 2022 年第四季度推出由臺積電制造的 5nm EPYC Genoa 處理器。5nm EPYC（霄龍）服務(wù)器處理器系列將擴(kuò)展到包括名為 Bergamo 的云優(yōu)化處理器，預(yù)計(jì)將于 2023 年發(fā)布。

消息人士指出，AMD 正在開發(fā)另外兩個(gè)基于 Zen 4 的 EPYC CPU 系列——針對技術(shù)計(jì)算和數(shù)據(jù)庫進(jìn)行優(yōu)化的 EPYC Genoa-X，以及專注于電信的 EPYC Siena，兩者都計(jì)劃在 2023 年推出。這兩個(gè)系列都將采用臺積電的 5nm 工藝制造。

此外，AMD 將在明年上半年推出兩款基于 Zen 4 的筆記本處理器系列。其中，即將推出的專為游戲筆記本電腦設(shè)計(jì)的 Phoenix APU 將基于臺積電的 4nm 工藝節(jié)點(diǎn)構(gòu)建。

AMD 繼續(xù)使用臺積電的 7nm 工藝節(jié)點(diǎn)制造代號為 Barcelo Refresh 的主流筆記本 APU。該代工廠還與制造 AMD 的 Mendocino APU 簽訂了合同，該 APU 專為 Chromebook 和 Windows 筆記本電腦等設(shè)備而設(shè)計(jì)，采用 6nm 工藝技術(shù)。

消息人士稱，AMD 已經(jīng)是臺積電由 N6 組成的 7nm 工藝平臺的最大客戶。處理器供應(yīng)商也是純代工廠的前三大客戶之一。 AMD拒絕就“市場猜測”置評。 ?AMD 將推出smartNIC SoC AMD剛剛完成對 FPGA 供應(yīng)商Xilinx（2022 年 2 月）和 DPU 供應(yīng)商Pensando（2022 年 5 月）的收購，在 Hot Chips 上分享了 400 Gig Adaptive smartNIC SoC。在日益擁擠和模糊的 smartNIC/DPU 領(lǐng)域， smartNIC SoC是另一個(gè)競爭者。

Jaidep Dastidar從Xilinx加入AMD，他提出了這些設(shè)備類型的動機(jī)，與Nvidia、英特爾和其他公司近年來的演示非常相似。主機(jī)CPU需要完成對于網(wǎng)絡(luò)、存儲、安全任務(wù)的處理。由于性能和帶寬需求的增加、資源的分解以及軟件定義一切的興起，這使情況變得復(fù)雜。

Dastidar說：“轉(zhuǎn)向智能網(wǎng)卡和DPU是源于業(yè)界向軟件定義網(wǎng)絡(luò)的發(fā)展。與此同時(shí)，隨著速度和饋送的不斷推進(jìn)，網(wǎng)絡(luò)帶寬迅速增加了25、50、100、200 gig。虛擬化的水平也得到了擴(kuò)展，其中虛擬機(jī)單個(gè)數(shù)字（VM）已經(jīng)上升到10；而隨著集成化的發(fā)展，CPU需要同時(shí)處理1000個(gè)虛擬實(shí)體。這些都導(dǎo)致了 CPU 負(fù)擔(dān)過重的。因此，smartNIC 和 DPU 應(yīng)運(yùn)而生，因?yàn)樗鼈冇兄趶闹鳈C(jī)CPU卸載這些工作負(fù)載，然后主機(jī)CPU可以重新專注于多租戶云應(yīng)用程序。”

AMD正在將其 smartNIC 推廣為一種靈活高效的SoC，它在適當(dāng)?shù)那闆r下利用固定邏輯 ASIC 技術(shù)、可編程邏輯 (FPGA) 和嵌入式處理器內(nèi)核。當(dāng)然，AMD 將自己定位為所有三種技術(shù)（ASIC、FPGA 和 CPU/內(nèi)核）的強(qiáng)大供應(yīng)商。

與其他公司一樣，AMD 也在其系統(tǒng)中加入了先進(jìn)的安全管理。用例可能非常多樣，涵蓋網(wǎng)絡(luò)管理、存儲管理和安全性，值得注意的是這其中對 CXL 2.0 的支持。

Dastidar說：“CXL 絕對是一項(xiàng)新興技術(shù)。在這種設(shè)備中，既可以緩存主機(jī)內(nèi)存，也可以擁有加速的設(shè)備附加內(nèi)存。通過可編程邏輯，可以提供更多的靈活性。以便將smartNIC連接為傳統(tǒng)的PCIe端點(diǎn)。”

Dastidar介紹了AMD的設(shè)計(jì)思路：AMD采用傳統(tǒng)的硬件-軟件協(xié)同設(shè)計(jì)范例，并將其擴(kuò)展到硬件-軟件-可編程邏輯協(xié)同設(shè)計(jì)。

從上圖可以看到，在頂部，AMD將 ASIC 邏輯應(yīng)用在它最擅長的地方：加密卸載、DMA 卸載，甚至是完整的網(wǎng)絡(luò)數(shù)據(jù)平面卸載。然后，在順時(shí)針方向上，AMD添加了 ASIC 到可編程邏輯適配器。繼續(xù)順時(shí)針方向，可以完全熱添加或刪除可編程邏輯中的新加速器功能。

當(dāng)客戶有需要與嵌入式處理子系統(tǒng)交互的可編程邏輯代理時(shí)，AMD有軟件到可編程邏輯適配器接口，這樣客戶就可以創(chuàng)建與嵌入式處理器子系統(tǒng)進(jìn)行交互的一致IO代理。

在遙測功能方面，Dastidar表示，雖然遙測數(shù)據(jù)是 SoC 范圍的，但嵌入式處理子系統(tǒng)是“收集所有遙測數(shù)據(jù)、合成數(shù)據(jù)、然后將其上傳到云管理平面的最佳位置。”SoC將采用臺積電的7nm工藝制造，由功能塊組成。雖然 Dastidar提供了大量有關(guān)功能和支持的特性的材料，但并未提及所需的編程工具是什么。

如上圖所示，AMD 已將這些設(shè)計(jì)理念映射到自適應(yīng) SoC 內(nèi)的特定子系統(tǒng)中。主機(jī)子系統(tǒng)包含主機(jī)連接和主機(jī)域加速。包含網(wǎng)絡(luò)連接和網(wǎng)絡(luò)域加速的網(wǎng)絡(luò)子系統(tǒng)。處理子系統(tǒng)包含所有嵌入式處理核心。

Dastidar說：“雖然這里以視覺方式顯示，但可編程邏輯元件和內(nèi)存子系統(tǒng)可以視為具有芯片普遍連接和訪問的芯片普遍資源。編程片上網(wǎng)絡(luò)進(jìn)一步增強(qiáng)了這種連接允許子系統(tǒng)到子系統(tǒng)的數(shù)據(jù)移動，任何子系統(tǒng)都可以訪問一個(gè)公共內(nèi)存位置。”

“主機(jī)連接可以是到smartNIC的單主機(jī)PCIe Gen 5 x16連接。或者，它可以一直連接到 smartNIC 的四主機(jī) 4x Gen 5 x4 連接。此外，控制器支持 CXL 2.0，它們可以支持第一類、第二類或第三類 CXL 設(shè)備。現(xiàn)在，PCIe 控制器已升級到最新的 PCIe ECN 安全標(biāo)準(zhǔn)。例如，PCIe CMA（組件測量和身份驗(yàn)證）、PCIe DOE（設(shè)備對象交換）、PCIe IDE（完整性和數(shù)據(jù)加密）和控制器還支持 TDX，它允許受信任的 VM 以機(jī)密計(jì)算方式與端點(diǎn)通信。”Dastidar說。

編輯：黃飛

?