AMD UltraScale架構：高性能FPGA與SoC的技術剖析

在當今的電子設計領域，高性能FPGA和MPSoC/RFSoC的需求日益增長。AMD的UltraScale架構憑借其創新的技術和卓越的性能，成為了眾多工程師的首選。本文將深入剖析UltraScale架構的各個方面，為電子工程師們提供全面的技術參考。

文件下載：AMD ，Xilinx Artix? UltraScale+? FPGA.pdf

架構概述

UltraScale架構涵蓋了高性能FPGA、MPSoC和RFSoC等多個產品系列，旨在通過創新技術滿足廣泛的系統需求，同時降低總功耗。不同系列的產品針對不同的應用場景進行了優化，以下是各系列的簡要介紹：

• Spartan UltraScale+ FPGAs：成本優化型器件，具有高I/O與邏輯比以及集成內存控制器，適用于對成本敏感的廣泛應用。
• Artix UltraScale+ FPGAs：在成本優化的器件中提供最高的串行帶寬和信號計算密度，適用于關鍵網絡應用、視覺和視頻處理以及安全連接。
• Kintex UltraScale FPGAs：注重性能與價格的平衡，采用單片和堆疊硅互連（SSI）技術，具有高DSP和塊RAM與邏輯比以及收發器，結合低成本封裝，實現了性能與成本的最佳結合。
• Kintex UltraScale+ FPGAs：性能提升，片上UltraRAM內存增加，降低了BOM成本，是高性能外設和經濟高效系統實現的理想選擇。
• Virtex UltraScale FPGAs：高容量、高性能FPGA，采用單片和SSI技術，通過集成各種系統級功能，實現了最高的系統容量、帶寬和性能。
• Virtex UltraScale+ FPGAs：在UltraScale架構中提供最高的收發器帶寬、最高的DSP數量和最高的片上及封裝內內存，具有多種電源選項，可實現系統性能與最小功耗的最佳平衡。
• Zynq UltraScale+ MPSoCs：將基于Arm? v8的Cortex? - A53高性能節能64位應用處理器與Arm Cortex - R5F實時處理器和UltraScale架構相結合，提供前所未有的節能、異構處理和可編程加速。
• Zynq UltraScale+ RFSoCs：將RF數據轉換器子系統和前向糾錯與可編程邏輯和異構處理能力相結合，為多頻段、多模式蜂窩無線電和電纜基礎設施提供關鍵子系統。

關鍵技術特性

1. I/O與收發器

• I/O接口：UltraScale架構的器件通過高性能并行SelectIO?接口和高速串行收發器連接實現數據的傳輸。I/O塊通過靈活的I/O標準和電壓支持，為前沿的內存接口和網絡協議提供支持。串行收發器的數據傳輸速率高達58.0 Gb/s，相比上一代收發器，每比特功耗顯著降低，支持25G +背板設計。
• 收發器類型：包括GTH、GTY和GTM（僅FPGA）、PS - GTR（僅MPSoC和RFSoC的PS部分）。不同類型的收發器在不同系列的產品中使用，以滿足不同的應用需求。所有收發器除PS - GTR外，均支持PCIe的8.0 GT/s（Gen3）和16.0 GT/s（Gen4）所需的數據速率。

2. PCIe與高速連接

• PCIe集成塊：UltraScale架構使用三種不同的PCIe集成塊，支持多種配置和速率，可作為端點或根端口，實現靈活的PCIe通信。AMD還提供LogiCORE? IP選項，方便設計師配置PCIe集成塊。
• 高速連接協議：支持150 Gb/s Interlaken和100 Gb/s以太網（100G MAC/PCS），擴展了UltraScale器件的功能，支持簡單可靠的Nx100G交換機和橋接應用。

3. 時鐘管理

• 時鐘管理單元（CMT）：每個CMT包含一個混合模式時鐘管理器（MMCM）和兩個PLL，為器件提供靈活的時鐘合成、緩沖和路由功能。MMCM可作為頻率合成器和抖動濾波器，具有多種工作模式和功能，如分數計數器和相位偏移控制。PLL主要為專用內存接口電路提供時鐘。
• 時鐘分布：時鐘通過緩沖器在UltraScale器件中分布，有多種類型的時鐘緩沖器可供選擇，支持時鐘門控和無毛刺時鐘切換。Zynq UltraScale+ MPSoCs和RFSoCs的PS部分還配備了額外的PLL，用于獨立配置四個主要時鐘域。

4. 內存接口

• 外部內存支持：UltraScale器件支持多種外部內存接口，如DDR4、DDR3、QDRII +和RLDRAM3等。每個I/O銀行中的PHY塊生成地址/控制和數據總線信號協議以及精確的時鐘/數據對齊，以實現與高性能內存標準的可靠通信。部分Spartan UltraScale+器件還集成了內存控制器，用于連接外部LPDDR4x和LPDDR5內存。
• 串行內存通信：除了外部并行內存接口，UltraScale架構的器件還可以通過高速串行收發器與外部串行內存（如混合內存立方體HMC）進行通信，支持最高帶寬的HMC配置。

5. 邏輯資源

• 可配置邏輯塊（CLB）：每個CLB包含8個LUT和16個觸發器，LUT可配置為6輸入LUT或兩個5輸入LUT。CLB還包含算術進位邏輯和多路復用器，用于創建更廣泛的邏輯功能。有兩種類型的切片：SLICEL和SLICEM，SLICEM中的LUT可配置為64位RAM、32位移位寄存器（SRL32）或兩個SRL16。
• 互連資源：UltraScale架構具有各種長度的垂直和水平路由資源，確保所有信號能夠輕松從源傳輸到目的地，支持下一代寬數據總線的路由，提高了結果質量和軟件運行時間。

6. 數字信號處理（DSP）

• DSP切片：所有UltraScale器件都有許多專用的低功耗DSP切片，每個切片包含一個27 × 18位的二進制補碼乘法器和一個48位累加器。DSP切片還具有額外的預加法器、96位寬的XOR功能和48位寬的模式檢測器，可用于提高性能和實現各種算法。
• 應用擴展：DSP切片提供廣泛的流水線和擴展功能，不僅適用于數字信號處理應用，還可用于其他領域，如寬動態總線移位器、內存地址生成器、寬總線多路復用器和內存映射I/O寄存器文件。

7. 系統監控

• 監控功能：UltraScale架構的系統監控塊用于增強系統的整體安全性、可靠性和穩定性，通過片上電源和溫度傳感器以及外部ADC通道監控物理環境。所有基于UltraScale架構的器件至少包含一個系統監控塊，UltraScale+ FPGAs和Zynq UltraScale+ MPSoCs/RFSoCs的PL部分的系統監控塊具有額外的功能，如PMBus接口。
• 數據采集與訪問：在FPGA和MPSoCs/RFSoCs的PL部分，傳感器輸出和最多17個用戶分配的外部模擬輸入通過10位200kSPS ADC進行數字化，測量結果存儲在寄存器中，可通過內部FPGA（DRP）、JTAG、PMBus或I2C接口訪問。Zynq UltraScale+ MPSoCs的PS部分的系統監控塊使用10位1MSPS ADC進行數字化，測量結果通過APB接口由處理器和平臺管理單元（PMU）訪問。

8. 配置與安全

• 配置方式：UltraScale架構的器件將可編程邏輯配置存儲在SRAM型內部鎖存器中，支持安全和非安全啟動，有多種配置方法和數據格式可供選擇。FPGA支持主配置模式（如SPI、OSPI和BPI）和從配置模式，還提供新的媒體配置訪問端口（MCAP），方便通過PCIe進行配置。
• 安全特性：支持安全啟動，具有可選的解密和認證邏輯，如RSA算法認證。配置塊提供256位AES - GCM解密能力，大多數FPGA系列支持使用RSA - 2048和SHA - 3/384進行非對稱比特流認證。此外，還具備SEU檢測和糾正、部分重新配置支持等功能，所有系列支持eFUSE技術用于AES密鑰存儲，除Spartan UltraScale+ FPGAs外，其他系列支持電池備份RAM用于AES密鑰存儲。

產品對比與選型

不同系列的UltraScale產品在資源和性能上存在差異，工程師在選型時需要根據具體的應用需求進行綜合考慮。例如，對于成本敏感的應用，可以選擇Spartan UltraScale+ FPGAs；對于對帶寬和計算密度要求較高的關鍵網絡應用，Artix UltraScale+ FPGAs是不錯的選擇；而對于高性能計算和大容量存儲需求，Virtex UltraScale+ FPGAs則更為合適。

總結

AMD的UltraScale架構通過其創新的技術和豐富的功能，為電子工程師提供了強大的設計平臺。無論是在通信、數據中心、工業控制還是其他領域，UltraScale架構的產品都能夠滿足不同的應用需求。工程師們可以根據具體的項目要求，充分利用UltraScale架構的各種特性，實現高性能、低功耗、安全可靠的設計。同時，隨著技術的不斷發展，UltraScale架構也在不斷演進，為未來的電子設計帶來更多的可能性。你在實際設計中是否遇到過與UltraScale架構相關的挑戰？你是如何解決的呢？歡迎在評論區分享你的經驗和見解。