普渡大學的研究人員開發了一種新技術，即定制邏輯系列，可用于降低計算機和其他電子設備中用于存儲數據的 CMOS 電池供電芯片所需的功率。研究人員表示，新技術可以在低至接近閾值或亞閾值水平的電源下運行，以減少 CMOS 使用的能量，從而延長電池壽命。

“我看到需要一種方法來降低 CMOS 所需的功率，這是幾乎所有電子產品中使用的技術。我們的發明提供了比當前技術更有效的選擇[Purdue 的 CMOS 門比標準 CMOS 門更節能。]，它降低了 CMOS 所需的功率。這一點尤其重要，因為世界使用更多的電子設備來處理大量數據，”開發該技術的普渡大學工程學院的約翰·林奇說。Lynch 是普渡大學工程學院電氣和計算機工程教授 Saeed Mohammadi 實驗室的研究生研究助理。

“該技術通過在低壓模式下啟用操作來降低 CMOS 芯片的功耗，”林奇告訴電子產品公司?！八欧到y用于控制數字門中的 p 型和 n 型電流，從而控制延遲。”

那么它是如何節省電池壽命的呢？林奇說：“能量規格是節省電池壽命最重要的東西，它是通過取功率*時間乘積發現的。隨著電壓降低，能量降低與電壓值的平方成正比。這些器件是定制的，因為引出連接 P 型晶體管中所有 N 阱的端子。目標是能夠以這樣一種方式設計門，以便使用綜合、布局和布線的數字方法。”

Lynch 將此與當今的技術進行了比較，“當在給定的低電壓下運行時，柵極延遲的變化減少了一個數量級 (>10 倍)。另外一個好處是，P 型晶體管的尺寸要小 2 倍以上，從而節省更多功率?！?/p>

在電池節省方面，Lynch 說“量化性能的最佳方法是說，如果兩種類型的門都在 VDD 上運行，從而導致最佳能量水平（例如，這可能是 VDD = 2.5 V），那么時序延遲會隨著過程的變化而提高 10 倍。這種變化是當今技術在低壓模式下運行的最大挑戰之一，而我們的發明極大地改善了這個問題?！?/p>

研究人員正在尋找合作伙伴來繼續開發和商業化他們的技術。Lynch 說，還有更多的模擬工作和芯片開發工作要做?！叭绻献骰锇樵敢赓Y助這項工作，例如專利的開發許可，這項工作將很容易繼續進行?！?/p>

研究人員與?普渡研究基金會?技術商業化辦公室合作，?為這項技術申請了專利。

審核編輯 黃昊宇