除了商業(yè)問題，DRAM還面臨四個重要的技術(shù)挑戰(zhàn)——能量功耗，帶寬，延遲和制程升級。DRAM本身是建立在一個晶體管一個電容器（1T1C）單元結(jié)構(gòu)的基礎(chǔ)上。單元排列成一個矩形，呈網(wǎng)狀模式。

　　簡單的說，對DRAM單元的晶體管施加電壓，反過來給存儲電容器充電，然后每比特數(shù)據(jù)存儲在電容器中。

　　隨著時間的推移，當(dāng)晶體管關(guān)閉時，電容器中的電荷會泄露或者放電。因此，在電容器中存儲的數(shù)據(jù)必須每64毫秒就刷新一次，但這會導(dǎo)致系統(tǒng)不必要的能量功耗。

　　還有一些其他問題。來自ARM公司的信息是，從2009年到2014年，手機(jī)設(shè)備中的存儲帶寬需求已經(jīng)增加了16倍。然而時鐘延遲和器處理器到DRAM的數(shù)據(jù)傳輸器件延遲一直保持相對恒定。

　　一個關(guān)鍵的延遲度量叫做tRC。思科的Slayman認(rèn)為，處理器運(yùn)行的越來越快，但從過去二十年的tRC來看，DRAM速度只增加了兩倍。所以，DRAM不是更快，但帶寬（要求）會繼續(xù)加大。

　　為解決此問題，幾年前半導(dǎo)體行業(yè)研發(fā)了存儲器接口技術(shù)，叫做雙倍數(shù)據(jù)速率（DDR）。DDR技術(shù)每時鐘周期會傳輸兩倍的數(shù)據(jù)。

　　對于PC和服務(wù)器，行業(yè)正從DDR3標(biāo)準(zhǔn)往DDR4 DRAM過渡。DDR4 DRAM數(shù)據(jù)率高達(dá)25.8-GB/s，是DDR3 DRAM的兩倍。在移動領(lǐng)域，OEM正從LPDDR3轉(zhuǎn)型至LPDDR4 DRAM。LPDDR DRAM是DRAM的低功耗版本。LPDDR4的數(shù)據(jù)率也高達(dá)25.8-GB/s。

　　現(xiàn)在，DDR4/LPDDR4 DRAM正在量產(chǎn)爬坡，但是這項技術(shù)可能不夠快。事實上，一些OEM廠商想要更快的存儲器和更大的帶寬。

　　于是呢？現(xiàn)在，在一些不起眼的角落，行業(yè)正著眼于下一代接口技術(shù)——DDR5和LPDDR5。Slayman說：“現(xiàn)在需要DDR4的替代品，服務(wù)器和路由器的確需要大量的存儲器，他們也許需要類似DDR5那樣提供盡可能高的密度的解決方案?！?/p>

　　DDR5/LPDDR5的規(guī)格和時間尚不清楚。DDR5/LPDDR5甚至有可能永遠(yuǎn)不會出現(xiàn)。實際上，DDR4/LPDDR4或者是DDR5/LPDDR5可能成為二維DRAM的終結(jié)，并且有一個更好的理由——DRAM將很快停止制程升級。

　　展望未來，供應(yīng)商們希望通過兩代或三代1xnm體制去升級DRAM，也被稱為1xnm，1ynm和1znm。應(yīng)用材料的硅晶系統(tǒng)事業(yè)部門存儲器與材料總經(jīng)理Er-Xuan Ping解釋到，1xnm處于16nm和19nm之間，1ynm規(guī)定在14nm到16nm，1znm規(guī)定在12nm到14nm。

　　將DRAM制程升級到1znm是有可能的，但是想超越它卻不太可能。泛林半導(dǎo)體的全球產(chǎn)品集團(tuán)首席技術(shù)官Yang Pan認(rèn)為DRAM從20nm到1xnm的過渡期要面對數(shù)種工藝和集成挑戰(zhàn)。

　　經(jīng)濟(jì)學(xué)在這個問題上起著重要作用。HIS的Howard認(rèn)為DRAM還有一兩代技術(shù)，但是每次升級都需要更長的時間一步步探索。隨著DRAM降到20nm以下、到達(dá)15nm范圍內(nèi)，它開始帶來一些有趣的經(jīng)濟(jì)問題。如，什么時候停止縮小尺寸會有經(jīng)濟(jì)上的意義？目前真的達(dá)到了制程升級和維護(hù)信號完整性的物理極限。

　　DRAM制程升級還有多遠(yuǎn)的路要走？ TechInsights的高級技術(shù)研究員Jeongdong Choe認(rèn)為下一個制程節(jié)點可能是18nm。而到15nm的挑戰(zhàn)性會更大。

　　總之，DRAM將失去動力并在未來十年內(nèi)停止升級。應(yīng)用材料的Ping認(rèn)為十年后，人們將不會為DRAM制程升級繼續(xù)投資。在那個階段，DRAM制造商將繼續(xù)大量生產(chǎn)DRAM，但這很可能只是1xnm基礎(chǔ)上的遺留部分，在幾何圖形之上。