近日，一則消息十分引人關注。高通最新發布旗下第三代5G基帶芯片驍龍X60，該芯片將采用三星5納米工藝進行代工生產。

這使得三星在與臺積電的代工大戰中，搶下一個重要客戶的訂單，同時也將摩爾定律推進到5納米節點。2020年之初，全球半導體龍頭大廠在先進工藝競爭上的火藥味就已經十分濃重。

“3+1”的參與者

5G的落地、人工智能的發展，無不需要應用到半導體芯片。這在提升市場規模的同時，也對半導體技術提出了更大挑戰。半導體制造企業不得不朝著更加尖端的工藝節點7納米/5納米/3納米演進。

事實上，沿著摩爾定律能夠持續跟進半導體工藝尺寸微縮的廠家數量已經越來越少，在這個領域競爭的廠商主要就是三星、臺積電和英特爾三家。此外，中國大陸晶圓代工廠中芯國際也在推進當中。因此，參與先進工藝之爭的也就只有這樣“三大一小”幾家公司。

先進工藝開發量產的成功與否對于半導體巨頭來說意義十分重大。臺積電2019年第四季度財報實現營收3170億元新臺幣。按工藝水平劃分，7納米工藝技術段占公司收入的35％，10納米為1％，16納米為20％，合計16納米及以下先進工藝產品收入已經占到56％。臺積電CEO魏哲家表示，采用先進工藝的5G和HPC產品是臺積電的長期主要增長動力，并預計2020年5G智能手機在整個智能手機市場的普及率為10％左右。

正因如此，半導體龍頭大廠無不極為重視先進工藝的投資與開發。2月20日，三星宣布韓國華城工業園一條專司EUV（極紫外光刻）技術的晶圓代工生產線V1實現量產。據了解，V1生產線于2018年2月動工，2019年下半年開始測試晶圓生產，首批產品今年第一季度向客戶交付。

目前，V1已經投入7納米和6納米 EUV移動芯片的生產工作，規劃未來可以生產3納米的產品。三星制造業務總裁ES Jung稱，V1產線將和S3生產線一道，幫助公司拓展客戶，響應市場需求。

臺積電對先進工藝的開發同樣重視。在2020年1月召開的法說會上，臺積電表示將增加2020年的資本支出，從原訂的110億美元，上修至140億美元～150億美元，其中80% 將投入先進工藝產能的擴增，包括7納米、5納米及3納米等。

而日前業內也傳出“英特爾將提前進行7納米投資”的消息，英特爾2020年的設備投資計劃，不僅要增加現有14/10納米工藝的產能，還要對7/5納米工藝進行投資。在2019年財報中，英特爾表示2020年計劃的資本支出約為170億美元。

根據中芯國際財報，2019年第四季度14納米工藝已經量產，并帶來了768萬美元的營收。在該次財報會議上，中芯國際聯席CEO梁孟松也首次公開了中芯國際的N+1、N+2工藝的情況。中芯國際的N+1工藝和現有的14納米工藝相比，性能提升了20%，功耗降低了57%，邏輯面積縮小了63%，SoC面積減少了55%。

5納米/6納米將成今年競爭焦點

如果說2019年先進工藝的競爭重點是7納米+EUV光刻工藝，那么2020年焦點將轉到5納米節點上。在高通發布X60基帶芯片之后，路透社便援引兩名知情人士消息報道，三星的半導體制造部門贏得了高通的最新合同，將使用5納米工藝技術生產新發布的芯片。對此，有業內人士指出，三星EUV產線的投產以及成功交付高通全球首個5納米產品驍龍X60基帶芯片，都將給臺積電帶來一定壓力。

此前三星在先進工藝方面與臺積電的競爭并不順利。2018年三星選擇了跳過LPE低功耗階段，直接進入7納米 EUV的大膽策略，意圖在工藝技術上搶占先機。但是新工藝的良品率一直不高，使得大膽策略沒有奏效。而臺積電仍采用傳統多次曝光技術，先行占領市場，取得了幾乎100%的7納米市場。不過三星顯然并沒有放棄對先進工藝市場的開發與爭奪。

2020年三星再次將重點轉移到5納米之上，顯然是有意再次向臺積電發起挑戰。在1月份的投資者電話會議上，當被問及三星將如何與臺積電競爭時，三星晶圓高級副總裁Shawn Han表示，公司計劃通過“多元化客戶應用”來擴大5納米芯片產量。按照三星此前發布的工藝規劃，5納米工藝在2019年4月份開發完成，下半年實現首次流片，在2020年實現量產。

臺積電對于5納米也同樣重視。根據臺積電此前的披露，5納米工藝2019年上半年導入試產，2020年上半年實現量產。臺積電5納米投資250億美元，月產能5萬片，之后再擴充至7萬～8萬片。根據設備廠商消息，下半年臺積電5納米接單已滿，除蘋果新一代A14應用處理器外，還包括華為海思新款麒麟芯片等。

即使是三星已經拿下高通5納米訂單，也不代表臺積電就會失去高通的訂單。事實上，高通一直以來就是把晶圓代工訂單交由臺積電和三星等多家廠商生產的。

此外，臺積電還規劃了一個5納米工藝的加強版，有點像7納米節點的N7+。資料顯示，5納米加強版在恒定功率下可提高7%的性能，降低15%的功率。預計該工藝平臺將在2021年量產。

6納米是今年競爭的另一個重點。紫光展銳最新發布的5G芯片虎賁T7520就采用了臺積電的6納米工藝，相較7納米工藝，晶體管密度提升18%，功耗下降8%。根據臺積電中國區業務發展副總經理陳平的介紹，6納米是7納米的延伸和擴展。

臺積電于2018年量產7納米工藝，2019年量產7納米+EUV的升級版，在芯片的部分關鍵層生產中導入EUV設備，從而減少光罩的采用，降低成本，提高制造效率。6納米工藝平臺則是7納米工藝的另一個升級版。由于它可以利用7納米的全部IP，此前采用7納米的客戶可以更加便捷地導入，在提高產品性能的同時兼顧了成本。

3納米或需探索新的工藝架構

3納米有可能是半導體大廠間先進工藝之爭的下一個重要節點。半導體專家莫大康指出，真正發生重大變革的是3納米，因為從3納米開始半導體廠商會放棄FinFET架構轉向GAA晶體管。

莫大康表示，市場預測5納米可能與10納米相同，是一個過渡節點，未來將迅速轉向3納米。但是現在半導體公司采用的FinFET架構已不再適用3納米節點，需要探索新的工藝架構。

也就是說，在這個技術岔道口，三星有可能對臺積電發起更強力的挑戰。三星在“2019三星代工論壇”（Samsung Foundry Forum 2019）上，曾發布新一代閘極環柵（GAA，Gate-All-Around）工藝。

因此，外界預計三星將在3納米節點使用GAA環柵架構工藝。三星電子的半導體部門表示，基于GAA工藝的3納米芯片面積可以比最近完成開發的5納米產品面積縮小35%以上，耗電量減少50%，處理速度可提高30%左右。

臺積電則在2018年宣布投資6000億元新臺幣，興建3納米工廠，計劃在2020年動工，最快于2022年年底開始量產。在2019年第一季度的財報法說會上，臺積電曾披露其3納米技術已經進入全面開發階段。不過到目前為止，臺積電仍未公開其3納米節點的工藝路線。

外界估計，臺積電有可能要在今年4月29日舉行的“北美技術論壇”上才會公布3納米的細節。屆時，臺積電與三星的3納米工藝之爭將會進入一個新的階段。