高通(Qualcomm)先進工程部資深總監Matt Nowak日前指出，在使用高密度的硅穿孔(TSV)來實現芯片堆疊的量產以前，這項技術還必須再降低成本才能走入市場。他同時指出，業界對該技術價格和商業模式的爭論，將成為這項技術未來發展的阻礙。

　　“如果我們無法解決價格問題，那么TSV的發展道路將更加漫長，”Nowak說。他同時指出，在價格與成本之間仍然存在的極大障礙，加上新技術的不確定性所隱含的風險，以及實際的量產需求，形成了三個TSV技術所面臨的難題。

　　部份業界人士認為，到2014年，智能手機用的移動應用處理器可能會采用TSV技術，成為率先應用TSV量產的產品。JEDEC正在擬訂一個支持TSV的Wide I/O存儲器介面，其目標是成為下一代采用層疊封裝(PoP)的低功耗DDR3鏈接的繼任技術。

　　“可提供12.8GB/s的LPDDR3主要針對下一代層疊封裝元件應用，但Wide I/O也具有其市場潛力，”Nowak說，他同時負責高通的TSV技術部份。“技術上來說，Wide I/O可自2014年起進入應用，然而，價格和商業模式仍將是該技術發展的阻礙。”

　　TSV技術承諾將提升性能，同時也將降低功耗及縮小元件尺寸，以因應包括移動處理器在內的各種應用需求。

　　TSV的致命弱點仍然是它的成本，Nowak說。“Wide I/O DRAM的價格較現有的PoP配置高出許多，而PoP也不斷改良，甚至未來有可能設法再開發出一個新世代的產品，”他表示。

　　Nowak指出，一個名為EMC-3D的業界組織最近表示，以目前用于量產的工具模型為基礎來推估，TSV將使每片晶圓增加約120美元的成本。

　　目前該技術仍然缺乏明確的商業模式，而且定價問題也頗為復雜，Nowak說。例如，當晶圓廠制作完成，以及在完成封裝后，哪個環節該為良率負責?

　　“一些公司可以扮演整合者的角色，但未來整個商業模式可能會有稍許改變，”他同時指出，目前業界已經初步形成了一些TSV供應鏈的伙伴關系。

　　動機和進展

　　高通已經設計出一款28nm TSV元件的原型。“我們針對這項技術進行了大量的開發工作，”Nowak說。

　　更廣泛的說，TSV可協助半導體產業延續其每年降低30%晶體管成本的傳統。Nowak也表示，在不使用TSV技術的情況下，由于超紫外光(EUV)延遲而不斷上升的光刻成本，也對半導體產業維持光刻和進展的步伐提出嚴峻挑戰。

　　好消息是工程師們在解決TSV堆疊所面臨的挑戰方面時有進展。“雖然挑戰仍然很多，但至少目前我們已經建立了一些基礎和所需的專有知識，”他表示。

　　他同時指出，臺積電(TSMC)今年度在VLSI Symposium上報告已建構出一種更好的TSV介電質襯底(dielectric liner)。工程師展示了高度深寬比(aspect ratios)為10:1的試制過孔，并減輕了外部銅材料擠壓過孔的問題。

　　Nowak還引用了一些背面晶圓加工、薄化晶圓的臨時托盤開發情況，并展示了有時用于取代過孔的連接微凸塊。EDA供應商也在架構工具和2D建構工具方面取得了進展。

　　“你可以設計一個設備來使用這些工具，”他說。

　　然而，目前這些工具仍然缺乏有關機械應力、封裝和芯片水準的交換數據標準。業界仍需為在TSV應用中“大幅減少”的靜電放電水平容差定義標準，他說。

　　另外，業界也正在開發測試程序。“目前仍不清楚在量產時是否會使用到微探針(micro-probing)”他指出，重點是要削減成本，但“我們仍在增加測試步驟。”