作者：Paul McLellan，文章來源： Cadence楷登PCB及封裝資源中心

今年3月，第 18 屆國際設備封裝會議和展覽（簡稱 IMAPS，是主辦方國際微電子組裝與封裝協會- International Microelectronics Assembly and Packaging Society的首字母縮寫）順利開幕。就在同一周，蘋果發布了 M1 Ultra，使先進封裝再次成為了科技新聞的關注焦點。M1 Ultra 由兩個被中介層（或稱之為互連橋）連接在一起的 M1 Max 芯片組成。中介層通常比在其之上的裸片更大，而互連橋則較小，并只位于連接處的裸片邊緣之下。

在此次 IMAPS 會議上，Cadence 資深半導體封裝管理總監 John Park 先生闡述了 3D 封裝 與 3D 集成 的區別。

他首先指出，系統級封裝 (即System-in-Package ，SiP) 有兩個不同的方向。一是把 PCB 上的器件轉移到多芯片組件；二是如同前幾年制造大型系統級芯片（即System-on-Chip， SoC）一樣進行集成，但是轉換制程利用先進封裝來封裝裸片。

以下是一些使晶粒（Chiplet）解決方案具有吸引力的重要因素：

在為器件挑選最佳工藝節點方面具有很大的靈活性；特別是 SerDes I/O 和模擬核，不再需要“全部統一在單一”制程節點上

由于制造裸片尺寸小，所以良率會更高

使用現成的晶粒（Chiplet），可縮短 IC 的設計周期，并降低集成的復雜性

通過購買良品裸片（即known-good-die ，KGD），可普遍降低生產成本

在許多設計中使用同種晶粒（Chiplet）時，將具有如同采用批量生產的相同成本優勢

以 IC 為重心的先進封裝改變了設計流程。上圖中，20世紀90年代設計采用的是類似 PCB 的設計流程；而如今已采用類似 IC 的設計流程。把多種不同的技術集成到一起，即異構集成，結合了多年以來使用的各種制程技術。特別是先進封裝和先進集成方法，例如晶圓堆疊（Wafer-on-Wafer）和無凸塊集成（Bumpless）。

我們可以將基于封裝的 3D 視為“后端 3D”，把先進集成方式視為“前端 3D”。

后端 3D是微型凸塊互連（micro-bumped）加上每個裸片都有單獨的時序簽核和 I/O 緩沖器。這種方式中，多個裸片之間通常沒有采用并行設計。多年來，這一直是用于存儲器和 CMOS 圖像傳感器的常見方法。

對于前端 3D，裸片通常是直接鍵合的制程工藝（銅對銅，或采用類似方法）。裸片之間沒有 I/O 緩沖器，這意味著并行設計和分析必不可少，需要時序驅動的布線和靜態時序簽核（對于數字設計而言）。所以設計將傾向于朝Z 軸上布局，多個裸片會堆疊在一起；這意味著隨著設計的推進，一個特定的區域可能被分配給超過一個的裸片。

這是封裝領域的下一個重要轉變，也是向真正3D-IC 設計邁出的一大步，即將眾多不同的裸片堆疊在一起，這能大大縮短信號所需的傳輸距離。當然，由此產生的散熱問題也需要加以分析和管理，裸片上方的另一個裸片可能會阻絕散熱，這取決于眾多的設計細節。
持。

想要使這一新的設計生態成為現實，仍要面臨諸多挑戰，包括裝配設計工具包（即Assembly Design Kits，ADK) 的可用性、裸片與裸片互連 (d2d) 的通用標準，以及 EDA 工具的全面支持。

在打造支持這些制造流程的工具時，面臨的一個挑戰是設計規模可能非常龐大，具有超過 1,000 億個采用了多種設計技術的晶體管。這就產生了對高容量、多領域、可進行多技術數據庫相互溝通與轉換的工具的需求，只有這樣，我們才能擁有一個高彈性的通用 3D-IC 解決方案設計平臺。

業界另一個關注領域是晶粒（chiplets ）的銷售模式。到目前為止，大多數晶粒（chiplets），除存儲器外，都被設計成單一系統或一組系統的一部分。從長遠來看，就像如今的封裝元件一樣，未來將會有純裸片上市銷售，也會有經銷商（或新公司）銷售來自多個制造商的裸片。隨著晶粒（chiplets ）之間的通信變得標準化，不僅僅是技術上具備挑戰，商業模式上的挑戰也會應運而生。讓我們拭目以待吧！

審核編輯 黃宇