?

　　本文是關于在印刷電路板 (PCB) 開發階段使用數字輸入/輸出緩沖信息規范 (IBIS) 模擬模型的文章。本文將介紹如何使用一個 IBIS 模型來提取一些重要的變量，用于信號完整性計算和確定 PCB 設計解決方案。請注意，該提取值是 IBIS 模型不可或缺的組成部分。

　　圖 1 錯配端接阻抗 PCB 裝置

　　信號完整性問題

　　當觀察傳輸線兩端的數字信號時，設計人員會吃驚于將信號驅動至某條 PCB 線跡時出現的結果。通過相對較長的距離，相比瞬時變化信號，電信號更像行波。描述電路板上電波行為的較好模擬是池中波 (wave in a pool)。紋波穿過池順利傳播，因為體積相同的兩組水具有相同的“阻抗”。然而，池壁的阻抗差異明顯，并以相反方向反射波。注入 PCB 線跡的電信號也出現相同的現象，其在阻抗錯配時以類似方式反射。圖 1 顯示了錯配端接阻抗的一個 PCB 裝置。微控制器即 TI MSP430? 向 TI ADS8326 ADC 發送一個時鐘信號，其將轉換數據發送回 MSP430。圖 2 顯示了該裝置中阻抗錯配所形成的反射。這些反射在傳輸線跡上引起信號完整性問題。讓一端或者兩端的 PCB 線跡電阻抗相匹配可極大地減少反射。

?

　　圖 2 圖 1 中錯配端接阻抗促發反射

　　要解決系統電阻抗匹配問題，設計人員需要理解集成電路 (IC) 的阻抗特性，以及起到傳輸線跡作用的 PCB 線跡的阻抗特性。知道這些特性，讓設計人員能夠將各連接單元建模為分布式傳輸線跡。

　　傳輸線跡為各種電路服務，從單端和差分端器件到開漏輸出器件。本文主要介紹單端傳輸線跡，其驅動器有一個推拉輸出電路設計。圖 3 顯示了用于設計該舉例傳輸線跡的各組成部分。

?

　　圖 3 實例單端傳輸線電路

　　另外，還需要如下 IC 引腳規范：

　　發送器輸出電阻 ZT (Ω)

　　發送器上升時間tRise和下降時間tFall(秒)

　　接收機輸入電阻ZR (Ω)

　　接收機引腳電容值CR_Pin (F)

　　這些規范一般沒有在 IC 制造廠商的產品說明書中。正如這篇文章將要講到的那樣，所有這些值均可以在設計 PCB 和使用模型模擬 PCB 傳輸線跡的過程中，通過 IC 的 IBIS 模型獲得。

　　利用下列參數定義傳輸線跡：

　　特性阻抗Z0 (Ω)

　　傳播延遲 D(ps/英寸)

　　線跡傳播延遲tD (ps)

　　線跡長度 LENGTH(英寸)

　　根據具體的 PCB 設計，該變量清單可能會更長。例如，PCB 設計可以有一個帶多個傳輸/接收機點的底板。3所有傳輸線跡值均取決于特定的 PCB。一般而言，FR-4 板的 Z0 范圍為 50 到 75Ω，而 D 的范圍為 140 到 180 ps/英寸。Z0 和 D 的實際值取決于實際傳輸線跡的材料和物理尺寸。4特定板的線跡傳播延遲可以計算為：

　　tD=D × LENGTH。(1)

　　就 FR-4 板而言，線狀線的合理傳播延遲(請參見圖 4)為 178 ps/英寸，并且特性阻抗為 50Ω。通過測量線跡的導線電感和電容，并將這些值插入到下列方程式中，我們可以在板上驗證這一結果：

?

　　CTR 為法拉/英寸為單位的線跡導線電容;LTR 為享/英寸為單位的線跡導線電感;85 ps/英寸為空氣介電常數;而 er 為材料介電常數。例如，如果微波傳輸帶-板導線電容為 2.6 pF/英寸，則導線電感為 6.4 nH/英寸，而 D="129" ps/英寸，Z0=49.4Ω。

?

　　圖 4 微帶板與帶狀線板橫截面

　　集總式電路與分布式電路對比

　　傳輸線一經定義，下一個步驟便是確定電路布局代表集總式系統還是分布式系統。一般而言，集總式系統體積較小，而分布式電路則要求更多的板空間。小型電路具備有效的長度 (LENGTH)，其在信號方面比最快速電氣特性要小。要成為合格的集總式系統，PCB 上的電路必須要滿足如下要求：

(5)

?

　　其中，tRise 為以秒為單位的上升時間。

　　在 PCB 上實施一個集總式電路以后，端接策略便不是問題了。根本上而言，我們假設傳送至傳輸導線中的驅動器信號瞬間到達接收機。