芯片在電子學(xué)中是一種把電路小型化的方式，主要包括半導(dǎo)體設(shè)備，也包括被動(dòng)組件等，并通常制造在半導(dǎo)體晶圓表面上。

　　前述將電路制造在半導(dǎo)體芯片表面上的集成電路又稱薄膜集成電路；另有一種厚膜混成集成電路是由獨(dú)立半導(dǎo)體設(shè)備和被動(dòng)組件，集成到襯底或線路板所構(gòu)成的小型化電路。

　　集成電路產(chǎn)業(yè)的特色是贏者通吃，像Intel這樣的巨頭，巔峰時(shí)期的利潤(rùn)可以高達(dá)60%。那么，相對(duì)應(yīng)動(dòng)輒幾百、上千元的CPU，它的實(shí)際成本到底是多少呢？

　　先來(lái)看看制造過(guò)程

　　芯片制作完整過(guò)程包括芯片設(shè)計(jì)、晶片制作、封裝制作、成本測(cè)試等幾個(gè)環(huán)節(jié)，其中晶片制作過(guò)程尤為的復(fù)雜。 精密的芯片其制造過(guò)程非常的復(fù)雜首先是芯片設(shè)計(jì)，根據(jù)設(shè)計(jì)的需求，生成的“圖樣”。

　　1、芯片的原料晶圓

　　晶圓的成分是硅，硅是由石英沙所精練出來(lái)的，晶圓便是硅元素加以純化（99.999%），接著是將些純硅制成硅晶棒，成為制造集成電路的石英半導(dǎo)體的材料，將其切片就是芯片制作具體需要的晶圓。晶圓越薄，生產(chǎn)的成本越低，但對(duì)工藝就要求的越高。

　　2、晶圓涂膜

　　晶圓涂膜能抵抗氧化以及耐溫能力，其材料為光阻的一種。

　　3、晶圓光刻顯影、蝕刻

　　該過(guò)程使用了對(duì)紫外光敏感的化學(xué)物質(zhì)，即遇紫外光則變軟。通過(guò)控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蝕劑，使得其遇紫外光就會(huì)溶解。這時(shí)可以用上第一份遮光物，使得紫外光直射的部分被溶解，這溶解部分接著可用溶劑將其沖走。這樣剩下的部分就與遮光物的形狀一樣了，而這效果正是我們所要的。這樣就得到我們所需要的二氧化硅層。

　　4、攙加雜質(zhì)

　　將晶圓中植入離子，生成相應(yīng)的P、N類半導(dǎo)體。具體工藝是是從硅片上暴露的區(qū)域開(kāi)始，放入化學(xué)離子混合液中。

　　這一工藝將改變攙雜區(qū)的導(dǎo)電方式，使每個(gè)晶體管可以通、斷、或攜帶數(shù)據(jù)。簡(jiǎn)單的芯片可以只用一層，但復(fù)雜的芯片通常有很多層，這時(shí)候?qū)⑦@一流程不斷的重復(fù)，不同層可通過(guò)開(kāi)啟窗口聯(lián)接起來(lái)。這一點(diǎn)類似多層PCB板的制作制作原理。 更為復(fù)雜的芯片可能需要多個(gè)二氧化硅層，這時(shí)候通過(guò)重復(fù)光刻以及上面流程來(lái)實(shí)現(xiàn)，形成一個(gè)立體的結(jié)構(gòu)。

　　5、晶圓測(cè)試

　　經(jīng)過(guò)上面的幾道工藝之后，晶圓上就形成了一個(gè)個(gè)格狀的晶粒。通過(guò)針測(cè)的方式對(duì)每個(gè)晶粒進(jìn)行電氣特性檢測(cè)。一般每個(gè)芯片的擁有的晶粒數(shù)量是龐大的，組織一次針測(cè)試模式是非常復(fù)雜的過(guò)程，這要求了在生產(chǎn)的時(shí)候盡量是同等芯片規(guī)格構(gòu)造的型號(hào)的大批量的生產(chǎn)。數(shù)量越大相對(duì)成本就會(huì)越低，這也是為什么主流芯片器件造價(jià)低的一個(gè)因素。

　　6、封裝

　　將制造完成晶圓固定，綁定引腳，按照需求去制作成各種不同的封裝形式，這就是同種芯片內(nèi)核可以有不同的封裝形式的原因。比如：DIP、QFP、PLCC、QFN 等等。這里主要是由用戶的應(yīng)用習(xí)慣、應(yīng)用環(huán)境、市場(chǎng)形式等外圍因素來(lái)決定的。

　　7、測(cè)試、包裝

　　經(jīng)過(guò)上述工藝流程以后，芯片制作就已經(jīng)全部完成了，這一步驟是將芯片進(jìn)行測(cè)試、剔除不良品，以及包裝。

　　芯片的硬件成本構(gòu)成

　　芯片的成本包括芯片的硬件成本和芯片的設(shè)計(jì)成本。

　　芯片硬件成本包括晶片成本+掩膜成本+測(cè)試成本+封裝成本四部分（像ARM陣營(yíng)的IC設(shè)計(jì)公司要支付給ARM設(shè)計(jì)研發(fā)費(fèi)以及每一片芯片的版稅，但筆者這里主要描述自主CPU和Intel這樣的巨頭，將購(gòu)買(mǎi)IP的成本省去），而且還要除去那些測(cè)試封裝廢片。

　　用公式表達(dá)為：

　　芯片硬件成本=（晶片成本+測(cè)試成本+封裝成本+掩膜成本）/ 最終成品率

　　對(duì)上述名稱做一個(gè)簡(jiǎn)單的解釋，方便普通群眾理解，懂行的可以跳過(guò)。

　　從二氧化硅到市場(chǎng)上出售的芯片，要經(jīng)過(guò)制取工業(yè)硅、制取電子硅、再進(jìn)行切割打磨制取晶圓。晶圓是制造芯片的原材料，晶片成本可以理解為每一片芯片所用的材料（硅片）的成本。一般情況下，特別是產(chǎn)量足夠大，而且擁有自主知識(shí)產(chǎn)權(quán)，以億為單位量產(chǎn)來(lái)計(jì)算的話，晶片成本占比最高。不過(guò)也有例外，在接下來(lái)的封裝成本中介紹奇葩的例子。

　　封裝是將基片、內(nèi)核、散熱片堆疊在一起，就形成了大家日常見(jiàn)到的CPU，封裝成本就是這個(gè)過(guò)程所需要的資金。在產(chǎn)量巨大的一般情況下，封裝成本一般占硬件成本的5%-25%左右，不過(guò)IBM的有些芯片封裝成本占總成本一半左右，據(jù)說(shuō)最高的曾達(dá)到過(guò)70%.

　　測(cè)試可以鑒別出每一顆處理器的關(guān)鍵特性，比如最高頻率、功耗、發(fā)熱量等，并決定處理器的等級(jí)，比如將一堆芯片分門(mén)別類為：I5 4460、I5 4590、I5 4690、I5 4690K等，之后Intel就可以根據(jù)不同的等級(jí)，開(kāi)出不同的售價(jià)。不過(guò)，如果芯片產(chǎn)量足夠大的話，測(cè)試成本可以忽略不計(jì)。

　　掩膜成本就是采用不同的制程工藝所需要的成本，像40/28nm的工藝已經(jīng)非常成熟，成本也低——40nm低功耗工藝的掩膜成本為200萬(wàn)美元；28nm SOI工藝為400萬(wàn)美元；28nm HKMG成本為600萬(wàn)美元。

　　不過(guò)，在先進(jìn)的制程工藝問(wèn)世之初，耗費(fèi)則頗為不菲——在2014年剛出現(xiàn)14nm制程時(shí)，其掩膜成本為3億美元（隨著時(shí)間的推移和臺(tái)積電、三星掌握14/16nm制程，現(xiàn)在的價(jià)格應(yīng)該不會(huì)這么貴）；而Intel正在研發(fā)的10nm制程。根據(jù)Intel官方估算，掩膜成本至少需要10億美元。

　　不過(guò)如果芯片以億為單位量產(chǎn)的話（貌似蘋(píng)果每年手機(jī)+平板的出貨量上億），即便掩膜成本高達(dá)10億美元，分?jǐn)偟矫恳黄酒希涑杀疽簿?0美元。而這從另一方面折射出為何像蘋(píng)果這樣的巨頭采用臺(tái)積電、三星最先進(jìn)，也是最貴的制程工藝，依舊能賺大錢(qián)，這就是為什么IC設(shè)計(jì)具有贏者通吃的特性。

　　像代工廠要進(jìn)行的光刻、蝕刻、離子注入、金屬沉積、金屬層、互連、晶圓測(cè)試與切割、核心封裝、等級(jí)測(cè)試等步驟需要的成本，以及光刻機(jī)、刻蝕機(jī)、減薄機(jī)、劃片機(jī)、裝片機(jī)、引線鍵合機(jī)、倒裝機(jī)等制造設(shè)備折舊成本都被算進(jìn)測(cè)試成本、封裝成本、掩膜成本中，就沒(méi)有必要另行計(jì)算了。

　　晶片的成本

　　由于在將晶圓加工、切割成晶片的時(shí)候，并不是能保證100%利用率的，因而存在一個(gè)成品率的問(wèn)題，所以晶片的成本用公式表示就是：

　　晶片的成本=晶圓的成本/（每片晶圓的晶片數(shù)*晶片成品率）

　　由于晶圓是圓形的，而晶片是矩形的，必然導(dǎo)致一些邊角料會(huì)被浪費(fèi)掉，所以每個(gè)晶圓能夠切割出的晶片數(shù)就不能簡(jiǎn)單的用晶圓的面積除以晶片的面積，而是要采用以下公式：

　　每個(gè)晶圓的晶片數(shù)=（晶圓的面積/晶片的面積）-（晶圓的周長(zhǎng)/（2*晶片面積）的開(kāi)方數(shù)）

　　晶片的成品率和工藝復(fù)雜度、單位面積的缺陷數(shù)息息相關(guān)，晶片的成品率用公司表達(dá)為：

　　晶片的成品率=（1+B*晶片成本/A）的（-A次方）

　　A是工藝復(fù)雜度，比如某采用40nm低功耗工藝的自主CPU-X的復(fù)雜度為2～3之間；

　　B是單位面積的缺陷數(shù)，采用40nm制程的自主CPU-X的單位面積的缺陷數(shù)值為0.4～0.6之間。

　　假設(shè)自主CPU-X的長(zhǎng)約為15.8mm，寬約為12.8mm，（長(zhǎng)寬比為37:30，控制一個(gè)四核芯片的長(zhǎng)寬比在這個(gè)比例可不容易）面積約為200平方毫米（為方便計(jì)算把零頭去掉了）。一個(gè)12寸的晶圓有7萬(wàn)平方毫米左右，于是一個(gè)晶圓可以放299個(gè)自主CPU-X，晶片成品率的公式中，將a=3，b=0.5帶入進(jìn)行計(jì)算，晶片成品率為49%，也就是說(shuō)一個(gè)12寸晶圓可以搞出146個(gè)好芯片，而一片十二寸晶圓的價(jià)格為4000美元，分?jǐn)偟矫恳黄希杀緸?8美元。

　　芯片硬件成本計(jì)算

　　封裝和測(cè)試的成本這個(gè)沒(méi)有具體的公式，只是測(cè)試的價(jià)格大致和針腳數(shù)的二次方成正比，封裝的成本大致和針腳乘功耗的三次方成正比。如果CPU-X采用40nm低功耗工藝的自主芯片，其測(cè)試成本約為2美元，封裝成本約為6美元。

　　因40nm低功耗工藝掩膜成本為200萬(wàn)美元，如果該自主CPU-X的銷(xiāo)量達(dá)到10萬(wàn)片，則掩膜成本為20美元，將測(cè)試成本=2美元，封裝成本=6美元，晶片成本=28美元代入公式，則芯片硬件成本=（20+2+6）/0.49+28=85美元

　　自主CPU-X的硬件成本為85美元。

　　如果自主CPU-Y采用28nm SOI工藝，芯片面積估算為140平方毫米，則可以切割出495個(gè)CPU，由于28nm和40nm工藝一樣，都屬于非常成熟的技術(shù)，切割成本的影響微乎其微，因此晶圓價(jià)格可以依舊以4000萬(wàn)美元計(jì)算，晶片成品率同樣以49%的來(lái)計(jì)算，一個(gè)12寸晶圓可以切割出242片晶片，每一片晶片的成本為16美元。

　　如果自主CPU-X產(chǎn)量為10萬(wàn)，則掩膜成本為40美元，按照封裝測(cè)試約占芯片總成本的20%、晶片成品率為49%來(lái)計(jì)算，芯片的硬件成本為122美元。

　　如果該自主芯片產(chǎn)量為100萬(wàn)，則掩膜成本為4美元，按照封裝測(cè)試約占芯片總成本的20%來(lái)，最終良品率為49%計(jì)算，芯片的硬件成本為30美元。

　　如果該自主芯片產(chǎn)量為1000萬(wàn)，則掩膜成本為0.4美元，照封裝測(cè)試約占芯片總成本的20%來(lái)，最終良品率為49%計(jì)算，芯片的硬件成本21美元。

　　顯而易見(jiàn)，在相同的產(chǎn)量下，使用更先進(jìn)的制程工藝會(huì)使芯片硬件成本有所增加，但只要產(chǎn)量足夠大，原本高昂的成本就可以被巨大的數(shù)量平攤，芯片的成本就可以大幅降低。

　　芯片的定價(jià)

　　硬件成本比較好明確，但設(shè)計(jì)成本就比較復(fù)雜了。這當(dāng)中既包括工程師的工資、EDA等開(kāi)發(fā)工具的費(fèi)用、設(shè)備費(fèi)用、場(chǎng)地費(fèi)用等等。另外，還有一大塊是IP費(fèi)用——如果是自主CPU到還好（某自主微結(jié)構(gòu)可以做的不含第三方IP），如果是ARM陣營(yíng)IC設(shè)計(jì)公司，需要大量外購(gòu)IP，這些IP價(jià)格昂貴，因此不太好將國(guó)內(nèi)外各家IC設(shè)計(jì)公司在設(shè)計(jì)上的成本具體統(tǒng)一量化。

　　按國(guó)際通用的低盈利芯片設(shè)計(jì)公司的定價(jià)策略8：20定價(jià)法，也就是硬件成本為8的情況下，定價(jià)為20，自主CPU-X在產(chǎn)量為10萬(wàn)片的情況下售價(jià)為212美元。別覺(jué)得這個(gè)定價(jià)高，其實(shí)已經(jīng)很低了，Intel一般定價(jià)策略為8：35，AMD歷史上曾達(dá)到過(guò)8：50.

　　在產(chǎn)量為10萬(wàn)片的情況下，自主CPU-Y也采用8：20定價(jià)法，其售價(jià)為305美元；

　　在產(chǎn)量為100萬(wàn)的情況下，自主CPU-Y也采用8：20定價(jià)法，其售價(jià)為75美元；

　　在產(chǎn)量為1000萬(wàn)的情況下，自主CPU-Y也采用8：20定價(jià)法，其售價(jià)為52.5美元。

　　由此可見(jiàn)，要降低CPU的成本/售價(jià)，產(chǎn)量至關(guān)重要，而這也是Intel、蘋(píng)果能采用相對(duì)而昂貴的制程工藝，又能攫取超額利潤(rùn)的關(guān)鍵。