差分晶振一般用在高速數據傳輸場合，常見的有LVDS、LVPECL、HCSL、CML等多種模式。這些差分技術都有差分信號抗干擾性及抑制EMI的優點，但在性能、功耗和應用場景上有很大的區別。下圖列舉了最常用的幾種差分信號技術和它們的主要參數。

下面講一講各信號模式之間的轉換：

LVPECL到CML的轉換

如圖1所示，在LVPECL驅動器輸出端向GND處放置一個150Ω的電阻對于開路發射極提供直流偏置以及到GND的直流電流路徑至關重要。為了將800mV LVPECL擺幅衰減到400mV的CML擺幅，需在150Ω電阻之后放置一個50Ω的衰減電阻（RA），以衰減LVPECL擺幅電平的一半。另外，必須確認CML接收器輸入內部的自偏置。如果CML輸入端的自偏置不存在，則必須在PCB上放置50Ω的端接電阻到VCC，用于CML偏置和傳輸線端接。

LVPECL到LVDS的轉換

在LVPECL驅動器輸出端向GND放置一個150Ω電阻，對于開路發射極提供直流偏置以及到GND的直流電流路徑至關重要（圖2）。為了將800mV LVPECL擺幅衰減到325 mV LVDS擺幅，必須在150Ω電阻器之后放置一個70Ω的衰減電阻。應在LVDS接收器前面放置一個10nF交流耦合電容，以阻止來自LVPECL驅動器的直流電平。LVDS輸入需要重新偏置，可以通過向GND放置8.7KΩ電阻連接到3.3V和5KΩ電阻到GND來實現LVDS接收器輸入共模的1.2V直流電平。如果LVDS接收器差分輸入引腳上已經存在有100Ω電阻，則不需要外部100Ω電阻。

HCSL到LVDS的轉換

?在圖4中，每個HCSL輸出引腳在0和14mA之間切換。當一個輸出引腳為低電平（0）時，另一個為高電平（驅動14mA）。HCSL驅動器的等效負載電阻為48Ω，與50Ω并聯，相當于23.11Ω。LVDS輸入的擺幅為14mAx23.11Ω= 323mV。應在LVDS接收器前放置一個10nF交流耦合電容，以阻止來自HCSL驅動器的直流電平。放置交流耦合電容后，LVDS輸入需要重新偏置，可以通過將一個8.7KΩ電阻連接到3.3V和5KΩ電阻連接到GND來實現LVDS接收器輸入共模的1.2V直流電平。如果LVDS接收器差分輸入引腳上已經存在有100Ω電阻，則不需要外部100Ω電阻。

HCSL到CML的轉換

在圖5中，每個HCSL輸出引腳在0和14mA之間切換， 當一個輸出引腳為低電平（0）時，另一個為高電平（驅動14mA）。HCSL驅動器的等效負載電阻為68Ω，與50Ω電阻并聯，相當于28.81Ω。CML輸入的擺幅為14mAx28.81Ω= 403mV。 應在CML接收器前面放置一個10nF交流耦合電容，以阻止來自HCSL驅動器的直流電平。另外，必須確認CML接收器輸入內部的自偏置。如果沒有CML輸入端的自偏置，則必須在CML偏置和傳輸線端接的PCB上放置一個50Ω的端接電阻到VCC。

?LVDS到CML的轉換

LVDS輸出通過100Ω電阻終端驅動±3.5mA電流，在CML接收器前面產生350mV擺幅電平（圖6）。因為CML的標準擺幅是400mV，所以CML接收器能夠接收350mV擺幅電平。此外，還必須確認CML接收器輸入內部的自偏置。如果CML輸入端的自偏置不存在，則必須在PCB上放置一個50Ω的電阻到VCC，用于CML偏置和傳輸線端接。

關于SiTime公司

SiTime 公司是全球領先的MEMS振蕩器品牌，公司成立于2005年。在美國、荷蘭、俄羅斯、烏克蘭等全球多處設有研發中心，具有自己主知識產權的MEMS 諧振器晶圓在德國BOSCH生產，CMOS晶圓在中國臺灣臺積電生產。封裝及測試有中國臺灣日月光、馬來西亞Carsem及新加坡UTAC。成立至今，已經開發具有獨自專利的65種時鐘產品種類，廣泛應用于消費、工業、汽車、通信、航天航空等行業。

關于SiTime大中華區樣品中心（簡稱：SiTime樣品中心）

SiTime全硅MEMS振蕩器已累計出貨超過十億片，越來越多的全球一流電子廠商正受益于SiTime所提供的優越價值，并一致認為SiTime是最優的時鐘選擇！

為更好的服務與支持越來越多的客戶應用，SiTime公司與晶圓電子（Jointech）共同合作成立“SiTime樣品中心”，并推出24小時急速樣品服務。可提供免費樣品、現貨直采、替代選型、技術支持等服務！

? ? ? ? ymf