概述
MAX9374和MAX9374A是為電訊應用而設計的2.0GHz差分LVPECL到LVDS電平轉換器，具有250ps的傳輸延遲。差分輸出信號符合ANSI TIA/EIA-644 LVDS標準。輸入端由內部電阻提供偏置，以便在輸入開路時，輸出為差分低電平。提供片上VBB參考輸出，便于單端工作模式。

MAX9374設計工作于2.375V至2.625V電源，以適用于低電壓2.5V系統。MAX9374A設計工作于3.0V至3.6V，以適用于3.3V標稱電源的系統。兩種器件都提供工業標準8針SOT23和SO封裝。
數據表：*附件：MAX9374 MAX9374A差分LVPECL至LVDS變換器技術手冊.pdf

應用

• 局端時鐘分配
• DSLAM/DLC
• 低抖動數據中繼器
• 大容量存儲
• 精密時鐘緩沖器
• 無線基站

特性

• 保證2.0GHz工作頻率
• 250ps (典型)傳輸延遲
• 1.0psRMS抖動(典型)
• 2.375V至2.625V低電源電壓范圍(MAX9374)
• 為單端輸入提供片上VBB參考輸出
• 輸入開路時，輸出為低
• 符合ANSI TIA/EIA-644 LVDS標準
• ESD保護>2.0kV (人體模型)
• 提供小型8引腳SOT23封裝

應用電路

DC電氣特性

典型操作特性

引腳配置描述

詳細說明

MAX9374/MAX9374A是2.0GHz的差分LVPECL轉LVDS轉換器。輸出為差分LVDS，符合ANSI TIA/EIA - 644標準。輸入通過內部偏置電阻連接到LVDS標準，當輸入開路時，片上VBB基準電壓使輸出為差分低電平。該器件支持單端輸入操作，MAX9374在2.375V至2.625V的系統中工作，標稱值為2.5V。MAX9374A設計用于在3.0V至3.6V的系統中工作，標稱值為3.3V。

差分LVPECL輸入

MAX9374/MAX9374A接受差分LVPECL輸入，并可通過VBB電壓基準配置為接受單端輸入。施加到輸入的差分信號的最大幅度為3.0V或Vcc（取較小值）。此限制也適用于參考電壓輸入與任何輸入之間的差值。差分輸入電壓的高電平和低電平（VHD和VLD）以及差分輸入電壓（VIH - VIL）可同時應用。

單端輸入和VBB

差分輸入可配置為接受單端輸入，通過將VBB連接到D輸入并將單端輸入信號施加到D輸入來產生非反相單端輸入。類似地，將VBB連接到D輸入并將輸入信號施加到D輸入可產生反相單端輸入。使用VBB時，單端配置的輸入可以由地和Vcc驅動。注意，單端輸入必須至少為LVBB ±95mV，或單端輸入的擺幅至少為95mV，才能將輸出切換到直流電氣特性表中規定的VOH和VOL電平。

使用VBB參考電壓輸出時，通過一個0.01μF陶瓷電容將VBB旁路到地。如果不使用VBB參考電壓，則將其懸空。VBB僅用于依賴它的輸入。

輸入偏置電阻

內部偏置電阻確保在輸入（差分）未連接的情況下輸出為低電平。反相輸入（D）通過一個36.5kΩ下拉電阻偏置到Vcc，同相輸入（D）通過一個75kΩ上拉電阻偏置到地。

差分LVDS輸出

差分輸出符合ANSI TIA/EIA - 644 LVDS標準。通常，按照典型應用電路所示，在Q和Q之間用100Ω電阻對輸出進行端接。輸出具有短路保護功能。

應用信息

電源去耦

用0.1μF和0.01μF的高頻表面貼裝陶瓷電容將Vcc旁路到地，盡可能將電容靠近器件安裝，0.01μF電容最靠近器件。使用多個并聯過孔，以最小化寄生電感。使用VBB參考電壓輸出時，通過一個0.01μF陶瓷電容將VBB旁路到地（如果不使用VBB參考電壓，可將其懸空 ）。

受控阻抗走線

輸入和輸出走線特性會影響MAX9374/MAX9374A的性能。將高頻輸入和輸出信號連接到50Ω特性阻抗走線。盡量減少過孔數量，以防止阻抗不連續。通過匹配電纜和連接器保持50Ω特性阻抗，以減少反射。通過匹配差分對內走線的電氣長度來減少偏移。

輸出端接

按照典型應用電路所示，在Q和Q之間用100Ω電阻對輸出進行端接。兩個輸出都必須進行端接。