CAN幀時，處理器驅動在內存定義并組織一個下圖結構體，使用RapidIO中NWRITE-R事務，寫入FPGA控制器CAN發送緩沖區地址，即刻完成發送；當CAN控制器完成發送后，將對該處理器產生中斷，告知發送結果。

當接收CAN幀時，處理器驅動在內存定義一個上圖結構體，并將內存地址使用Rapid IO中NWRITE-R事務，寫入FPGA控制器CAN接收緩沖區地址；當CAN控制器接收完一幀后，通過NWRITE-R事務寫入對該處理器地址空間中并產生中斷，告知發送結果。圖8是內存數據結構。

圖8 CAN內存數據結構

3.2.2 FlexRay總線接口設計
　　單元模塊通過FPGA輸出兩路GPIO信號，GPIO連接電壓轉換芯片以完成電平轉換，FlexRay總線信號完成電平轉換后各輸出兩路連接FlexRay收發器。由于該Xilinx核中只支持FlexRay單信道，因此選擇兩路FlexRay信道形成冗余設計，2組信道都分為A、B2個通道，滿足FlexRay雙信道的要求。收發器選用TJA1080，TJA1080收發器是恩智浦公司出品的一款針對FlexRay的具有高速時間觸發通訊系統的收發芯片，也是全球第一款符合FlexRay協議2.1規定的FlexRay收發器，具有高達10Mb/s的數據傳輸速度。每路信號分別通過JTA1080后，最終輸出四路FlexRay信號，并與總線接口單元VPX接插件相連。詳細結構如圖9所示。

圖9 FlexRay總線接口硬件組成原理

FlexRay每個數據的數據幀由幀頭、有效數據段、幀尾3個部分組成。若為發送，當時間片快到時，鏈表控制器通過RioMaster模塊發送NREAD事務包請求數據，返回的數據進入SendFIFO，由FlexRayIP讀取。若為接收，當時間片到時，鏈表控制器提供接收的基地址，數據收到后將存放于RecvFIFO中，結合接收基地址，通過NWRITE-R寫入遠端內存，之后發送Doorbell使處理器產生中斷。其內存數據結構如圖10所示。

圖10 FlexRay內存數據結構

3.3 FPGA邏輯設計
　　本文設計通過硬件實現CAN總線控制器、FlexRay總線控制器、RapidIO總線接口等模塊功能。采用Virtex6系列FPGAXC6VLX75T完成RapidIO-FlexRay、RapidIO-CAN協議轉換功能。

FPGA單元包含SRIO控制器、microblaze軟核及四路CAN控制器和兩路FlexRay控制器。處理器將信號發送至PCIe-SRIO轉接橋，經過橋芯片轉換發送至SRIO交換板。交換板的一端將信號轉發到SRIO控制器上，SRIO核通過PLB總線將控制信號發送至microblaze軟核，經過處理信號通過PLB總線發送至四路CAN控制器和兩路FlexRay控制器。每路CAN控制器均連接CAN轉換器ADM3053，每路FlexRay控制器均連接FlexRay收發器JTA1080。經過轉換器最終分別連接至CAN總線和FlexRay總線上。該邏輯設計的主要特點有3個：

(1)SRIO-PLB橋實現了總線接口單元模塊的srio總線接入功能。

(2)CAN和FlexRay總線控制器通過板載收發器實現了CAN、FlexRay總線的接入功能。

(3)microblaze軟核實現了CAN、FlexRay控制器消息和事件的預處理，完成了與SRIO總線的互連，并做了任務遷移，減輕了主控處理器的壓力。
　　詳細邏輯結構如圖11所示。

圖11 FPGA模塊內部邏輯結構

4 仿真與驗證

4.1 RapidIO仿真與驗證
　　在Xilinx的ISE14.1開發環境下，基于車電總線接口單元模塊對RapidIO接口進行了驗證，利用ModelSim對邏輯設計進行仿真，其波形圖如圖12、圖13所示，通過判斷數據的一致性可以驗證RapidIO總線接口的正確性和有效性。

4.2 FlexRay仿真與驗證
　　基于車電總線接口單元模塊對FlexRay接口狀態機制進行了驗證，利用ModelSim對邏輯設計進行仿真，其波形圖如圖14所示。

圖14 FlexRay數據收發時序圖

從仿真波形中可以清楚地看出FlexRay狀態機制的變化過程。當節點的收發器接收到喚醒特征符后，對主機處理器和通信控制器進行上電，喚醒并激活通信控制器、總線驅動器和總線監控器。節點0被喚醒后，將返回喚醒完成信號，并處于等待啟動狀態。接著節點1收到喚醒信號，返回喚醒完成信號，節點1進入啟動狀態，節點0也進入啟動狀態，最終都進入主動工作狀態，開始狀態機循環，顯示FlexRay總線接口工作正常。

4.3 CAN仿真與驗證
　　調用FPGA內的CAN核基于車電總線接口單元模塊對FlexRay接口狀態機制進行驗證，利用ModelSim對邏輯設計進行仿真，結果如圖15所示。端口1發送擴展幀信號，端口0接收，當接收ACK信號時，端口1也接收ACK信號，完成整個擴展幀的收發過程。

圖15 CAN數據收發時序圖

圖15說明了總線接口單元模塊RapidIO接口、FlexRay接口和CAN接口完成仿真測試，工作正常，完成了RapidIO-FlexRay、RapidIO-CAN的協議轉換功能。

5 結束語

　　目前，筆者所在團隊已成功完成核心處理機系統正樣樣機的整體測試及驗證工作。本文設計在該系統中已經通過功能性測試，基于RapidIO的CAN總線控制器在1Mb/s的最大波特率下工作正常，滿足各項功能指標，基于RapidIO的FlexRay總線控制器在10Mb/s的最大波特率下也滿足各項功能指標。下一步的工作將通過專業的CAN、FlexRay網絡測試儀器對本文設計進行更全面的性能測試，同時將著重解決FlexRay總線接口的信道冗余問題，通過對FlexRay控制器IP核的升級，使之支持雙信道通信，從而滿足FlexRay真正意義上的雙信道冗余要求。