引言

VXI總線技術經過十幾年的發展，以其開放的系統環境，模塊化的設計，緊湊的機械結構，良好的電磁兼容性及可靠性，小型便攜和靈活的通信能力等一系列優點滿足了工業領域對測試與測量的需求。如今，VXI總線作為新一代的測試與測量總線已經毋庸置疑，而研制基于VXI總線的測試與測量儀器也成為當務之急，近幾年各種類型的VXI總線器件相繼推出，VXI總線器件主要分為：寄存器基模塊、消息基模塊、存儲器基模塊和擴展器器件四種。目前寄存器基器件在應用中所占比例最大（約占70%），其實現方法在遵守VME協議規范的前提下各有不同。VXI寄存器基模塊在VXI總線系統中僅能作為從模塊（聽者）工作，總線模塊的電路結構基本上可分為兩部分：總線接口電路和功能電路。對于VXI總線模塊開發者來說，接口部分為研究重點，功能電路根據具體工程要求設計，其中許多電路是成熟的，可以直接移植過來。總線接口電路的設計也可以根據兩種方式來實現，一種是直接利用專用接口芯片節省開發時間。目前，美國有兩家公司生產專用接口芯片，CYPRESS公司的IT9010系列和Interface Technology公司的VIC068系列，但由于這些芯片的價格較高且其實現原理難于理解，很少采用；另一種是利用中、小規模電路基PAL、GAL、CPLD和FPGA實現。通過利用FPGA實現模塊與VXI總線接口的設計過程中，總結出一些通用的設計思路。

功能設計

以C尺寸，寄存器基A16/D16器件為例，說明該器件須實現的一般功能。

·集成VXI總線地址譯碼邏輯以及VXIbus/Local bus仲裁邏輯；

·產生VXI總線應答信號（DTACK*），根據數據選通信號（DS0*，DS1*）與讀寫信號（WRITE*）控制數據的傳輸方向；

·產生本地存儲器片選信號及I/O讀寫信號；

·具有中斷請求功能，可編程中斷向量，支持中斷響應菊花鏈；

·產生本地復位信號；

·支持A16器件相關寄存器，支持D16和D08（EO）從模式。

以上功能除配置寄存器和器件相關寄存器外，其余都在1片FPGA芯片內實現。

功能實現

圖1是VXI總線寄存器基模塊接口框圖。其中，圖1中的方框圖部分（除功能電路）可由FPGA實現。從實現功能的角度考慮，FPGA實現VXIbus接口電路主要由初始化電路、模塊和寄存器譯碼電路、寄存器讀寫及數據傳輸應答、中斷申請及響應等四部分組成。

開機初始化

根據VXI總線時序，在電源接通后，背板總線上SYSRST信號由低變高，以使SOFTRST信號由高變低并啟動一次模塊復位自檢過程。根據VXI總線協議，模塊復位自檢應包括各寄存器（基本配置寄存器和用戶定義操作寄存器）的初始化和功能電路的初始化。

模塊和寄存器譯碼

一個VXIbus系統中最多可有256個器件，每個器件都有一個唯一的邏輯地址，編號從0到255。通常規定00H邏輯地址賦予插入0號槽的為系統提供公共資源的資源管理器和0號槽器件，而FFH號在上電時賦予系統的所有DC器件，其它的01H--FEH號分配給任意的SC器件。每個器件的邏輯地址由人工通過“邏輯地址選擇器”設定。器件選通是由VXI的地址線A6-A13和地址修改線AM0-AM5來共同實現的，具體原理如圖2所示。邏輯地址作為該器件的標準組態/操作寄存器的基地址。每個VXIbus器件有一組64字節的標準組態/操作寄存器位于系統A16尋址空間的高16K字節。VXIbus系統中，各器件內部的各可尋址單元是統一分配的。每個器件都支持16位尋址方式，每個器件64字節的最小地址空間是在寄存器基地址的基礎上向上疊加的，如果器件的邏輯地址為V，則器件寄存器的基地址可由下式給出：

器件寄存器的基地址=215+214+V×64

選中模塊的條件用邏輯表達式描述為

CARDADDR=（A［13..6］=LA［7..0］）&&（AM ［5..0］=2DH||A M［5..0］=29H）&&（IACK* =1）&&（LWORD*=1），也可用語言描述為：當器件被尋址時，接收地址線A01-A15及地址修改線AM0-AM5上的信息，并將其與本模塊上硬件地址開關設置的邏輯地址相比較，如果AM0-AM5上的邏輯值為29H或2DH，地址線A15，A14均為1，并且A13-A6上的邏輯值與模塊的邏輯地址相等時，該器件被選通，接著其譯碼結果被送往下一級譯碼控制，通過對地址A01-A05進行譯碼選中模塊在16位地址空間的操作寄存器。

組態寄存器的設置

ID寄存器

ID寄存器是讀寄存器，用于回答本模塊是寄存器基器件。其內容一般可由總線三態緩沖器讀出。

型號寄存器

型號寄存器用于將本模塊和其他模塊區別。

狀態寄存器

狀態寄存器一般用5位，分別為CI（命令寫入與否）、PASS（初始化或自檢通過與否）、RDY（是否準備好）、DONE（命令是否執行完畢）、MODID*（模塊是否被識別）。

以上只列出了三種比較基本的寄存器的使用情況，由于每個器件有64字節的標準組態/操作寄存器，其他寄存器的配置應根據需要進行安排。

DTB及DTB仲裁

DTB及DTB仲裁是VXI接口的核心， DTB主要包括：尋址總線、數據總線和控制總線。尋址線包括地址線A01～A31、數據選通線DS0*和DS1*、長字線LWORD* 、讀寫線WR* 和地址選通線AS*。存儲器的最小尋址單位是字節，每一個字節都有唯一的二進制地址。VMEbus的數據寬度為32位，因此它可以一次進行傳輸4個字節單元中的部分或全部字節單元，主模塊用A02－A31地址線來決定所傳輸的哪一個4字節組，另外用4根信號線DS0*、DS1*、A01和LWORD*決定每次數據傳輸中所選擇的4字節組中的字節單元。字節定義及訪問控制分別見表1和2。另外，數據傳輸總線DTB有6根地址修改線（AM0～AM5），主模塊可用它向從模塊傳遞附加的二進制信息。根據VXIbus規范，A16器件只對地址修改碼29H、2DH進行響應，因此，AM2可以不參與譯碼。若只使用雙字節訪問中的字節（0-1），因此，DS0*=0、DS1*=0、A01=0和LWORD*=1。

讀寫控制

該部分電路負責控制VXI總線與模塊間的數據傳輸方向（DIR）和VXI總線與模塊之間是否選通（DBEN）。邏輯表達式如下：

DIR = VWRITE*;

DBEN =（！VDS0* II ！VDS1*） && ！CARDADDR

產生內部讀寫和選通信號

該部分電路用來實現DS0*、DS1*、AS*、WRITE*等信號的產生，這些信號不需要設計，直接利用背板提供的信號直接引入FPGA電路即可，但這些信號要根據實際進行組態。VXI總線數據傳輸應答信號（DTACK*）、鎖存信號（LATCH*）、數據傳輸使能信號（DBEN*）依據實際要求進行設計，它們的時序比較復雜，因此一般采用AHDL描述語言設計，通過狀態機實現。

中斷控制與響應的處理

VXI的中斷請求和響應的處理完成如下任務：

·使用7根中斷請求線之一向監視中斷請求線的中斷處理器請求一個中斷。

·監控地址總線的最低3位VA［3..1］、IACKIN*、IACK*，當IACKIN*傳遞到本模塊時，比較VA［3..1］與自己使用的中斷請求IRQN*來判斷是否為所請求的中斷。

·確認時，切斷中斷菊花鏈，并撤銷中斷請求，為中斷器提供1~4字節的狀態/識別消息；如果中斷響應條件不滿足，則驅動IACKOUT*為低電平，將中斷應答菊花鏈信號傳遞到下一個插槽的相應模塊，中斷請求繼續有效。

FPGA的設計

FPGA的設計一般采用比較流行的MAX+PLUS II軟件，實現VXI總線接口電路，FPGA的設計流程包括以下幾個部分：

·設計輸入。邏輯設計的輸入方法有圖形輸入、文本輸入、波形輸入和由第三方EDA工具生成的EDIF網表輸入等。其中較常用的是圖形輸入和文本輸入。圖形輸入使用軟件系統提供的元器件庫及各種符號和連線畫出電原理圖，形成原理圖輸入文件。文本輸入是指以各種硬件描述語言為設計工具的設計方法。MAX+PLUS II軟件包含集成的文本編輯程序和綜合工具，可以使用VHDL（超高速集成電路硬件描述語言）、Verilog HDL、AHDL（Altera硬件描述語言）等硬件描述語言設計電路。

·編譯。主要完成器件的選擇及適配，邏輯的綜合及器件的裝入，延時信息的提取。

·仿真。是將編譯產生的延時信息加入到設計中，進行布局布線后的仿真，與實際器件工作時的情況基本相同，可以檢驗電路的邏輯關系受布局布線的影響程度。

·時序分析。可以計算點到點的器件延時矩陣，確定器件引腳上的建立時間與保持時間要求，以及關鍵路徑的傳播延時。

·器件編程。用EPROM或編程電纜將經仿真驗證的配置文件寫入FPGA。

·在線校驗。給系統加入實際激勵，進行測試，以檢查是否完成預定功能。

利用FPGA技術開發VXI接口電路時，要根據設計需要選擇合適的開發系統。針對不同的VXI模塊設計，選用相應容量和引腳數的FPGA芯片。在具體選擇FPGA芯片型號時，應該考慮以下幾個因素：芯片內部可用邏輯門數量、引腳對引腳（pin-to-pin）邏輯延遲時間、芯片的封裝和引腳數等。在芯片的封裝選擇上，對于支持在線配置的芯片，可以選用表面貼裝的，而對于只能用編程器配置的芯片，應盡量選用類似PLCC的封裝，并考慮使用IC座。

結語

用可編程器件設計VXIbus模塊的接口電路使設計大大簡化了，縮短了開發周期，同時VXIbus模塊的設計又有一定的規律可循，尤其是上文所提到的大部分內容在VXIbus模塊設計中具有良好的通用性，設計者可以根據功能要求的不同設計不同的邏輯電路，而接口部分的設計，可依據上文進行開發。

責任編輯：gt