當你在設計SoC時，你需要找到設計中的bug，目前從A點到B點快速甚至是最快的的方法就是FPGA仿真，這與基于軟件的仿真器相比能夠運行真正SoC固件的FPGA仿真要快得多。這就是你需要為軟件開發、硬件驗證、硬件/軟件集成和復雜SoC的回歸測試所做的。Cadence剛介紹了它們的第二代基于FPGA的Protium快速原型平臺。Cadence的Protium快速原型平臺基于Xilinx Virtex-7 2000T 3D FPGA。（見“Generation-jumping 2.5D Xilinx Virtex-7 2000T FPGA delivers 1,954,560 logic cells, consumes only 20W”）一共有4個版本的平臺，分別有2、4、6、8塊Virtex-7 2000T 3D FPGA。這里有一張來自Protium數據冊的四種快速原型系統的對比表：

與Cadnece第一代快速原型平臺（RPP）相比，Protium提供了其4倍邏輯門數量和3倍內存。因此，你可以用這個快速原型平臺開發更大的項目。Cadence也為這個第二代Protium平臺提供了來自它的兄弟——Cadence的 Palladium XP驗證計算平臺的設計流程。該公司聲稱， 這就導致加速了5倍的編譯時間。

就像Cadence的Richard Goering在他的Industry Insights博客中寫到：

“基于FPGA制作原型面臨最大的困難就是啟動時間——就是所有時間，包括編譯ASIC設計，寫入多塊擺放完、路由完也驗證完的FPGA，并且完全實現了系統功能。‘很快地做出一個原型是非常重要的，因為每周都離你真正能夠使用近一點’， Cadence高級產品經理Juergen Jaeger說，‘我們的目標就是吧開發FPGA原型的時間從幾個月縮短到幾周。’”

根據Goering的博客，Protium平臺提供了3種性能模式：
? 全自動模式，自動化的ASIC內存映射，分區和以5-10MHz運行的FPGA放置與路由
? 手動引導模式，從設計團隊里獲得SoC分區信息，以20-50MHz運行
? 黑箱模式，將SoC設計放入一塊Xilinx Virtex-7 2000T 3D FPGA，以高于100MHz運行

這里有一張使用Protium仿真平臺的設計流程的圖表：

如圖所示，Palladium設計現在前后為Palladium（左邊虛框）和Protium（底部）服務。這個統一化的設計流程能夠把這兩個工具比以前更緊密地結合在一起。

原文鏈接：

? Copyright 2014 Xilinx Inc.
如需轉載，請注明出處