驗證RTL模塊或FPGA是否滿足要求可能頗具挑戰(zhàn)。但有些方法可用來優(yōu)化驗證流程，以確保驗證成功。

驗證FPGA或RTL模塊可能是一個非常耗時的過程，因為工程師要極力確保設(shè)計能夠按照規(guī)范要求并在可能導(dǎo)致模塊錯誤的極端狀況下正確運行。工程師通常采用測試平臺來達到驗證目的，測試平臺是一種為測試設(shè)計而創(chuàng)建的文件。然而，測試平臺可簡可繁。下面，就讓我們來了解一下如何充分利用測試平臺，而又不會使其過于繁瑣。

什么是驗證？
驗證是指確保被測單元(UUT)同時滿足設(shè)計要求和設(shè)計規(guī)范，適合其預(yù)期目的。很多情況下是由獨立于設(shè)計團隊之外的團隊來執(zhí)行驗證工作，對項目有個全新的認識。這樣，設(shè)計UUT的人并非是斷定其能否正確工作的人。

鑒于現(xiàn)代FPGA設(shè)計的尺寸之大、復(fù)雜程度之高，要確保UUT按規(guī)范運行可能是一項艱巨的任務(wù)。因此，工程設(shè)計團隊必須在項目初期確定采用哪種驗證策略。選擇策略技巧如下：
. 僅功能仿真——該技術(shù)檢查設(shè)計是否正確運行。
. 功能仿真和代碼覆蓋率——該方法在檢查功能正確性的同時，還要檢查設(shè)計中所有代碼是否都經(jīng)過測試。
. 門級仿真——該技術(shù)同樣驗證設(shè)計的功能性。當用來自最終實現(xiàn)的設(shè)計的時序信息進行后端注釋時，執(zhí)行這種仿真方法會耗費大量的時間。
. 靜態(tài)時序分析——該方法對最終設(shè)計進行分析，以確保模塊達到時序性能。
. 形式等效校驗——工程師使用該技術(shù)檢查網(wǎng)表與RTL文件的等效性。

邊界條件是指輸入中有一個達到極值，而極端情況是指所有輸入均達到極值。

無論使用哪種驗證策略，工程設(shè)計團隊都需要制定一個測試計劃，規(guī)定如何對每個模塊和最終FPGA進行驗證并滿足所有要求。

自檢測試平臺
為激勵UUT而創(chuàng)建的測試平臺既可以是自檢式也可以是非自檢式。如果您傾向于使用非自檢式，那么需要用肉眼觀察電腦顯示器上的測試結(jié)果，以確定測試平臺能夠按預(yù)期工作。而自檢式測試平臺與傳統(tǒng)測試平臺的區(qū)別在于，除了施加激勵外，還要依照預(yù)期結(jié)果對UUT的輸出進行檢查，如圖1所示。這樣就可以明確地說明UUT是否通過測試。將該功能與通過文本文件的控制與匯報功能相結(jié)合，就能創(chuàng)建一種功能非常強大的驗證工具。

自檢測試平臺具有多種優(yōu)勢。首先，用肉眼驗證仿真波形的這種方法非常耗時而且極其復(fù)雜，而自檢測試平臺則能為您省去這種人力成本。此外，自檢測試平臺還能提供綜合而全面的通過或是失敗報告，您可在后續(xù)的設(shè)計流程中將其作為測試憑證保存并使用。若UUT需要在后續(xù)階段進行設(shè)計迭代，那么返回測試平臺并確定測試是否通過或失敗（該流程通常稱為回歸測試流程）所需的時間就會遠遠少于采用傳統(tǒng)測試平臺所耗費的時間。

極端條件、邊界條件和應(yīng)力測試
使用測試平臺的目的是確保模塊按照功能要求執(zhí)行，任何極端狀況都能得到解決，同時，最重要的是測試平臺應(yīng)充分執(zhí)行UUT代碼。因此在驗證設(shè)計模塊時，經(jīng)常用到“玻璃盒”測試法，因為這樣可以了解和觀察UUT模塊的內(nèi)部情況。相比之下，當UUT為FPGA時，由于頂層需要更長的驗證與仿真時間，您需要使用頂層的黑盒測試法。

為了根據(jù)要求驗證設(shè)計的功能性，測試平臺所應(yīng)用的激勵必須與模塊預(yù)期在運行中能看到的激勵相同。然而，測試所有可能的輸入以證明功能合規(guī)性可能是一個非常耗時的過程。因此，工程師會將重點集中在邊界條件和極端情況上，并測試一些典型操作值。

邊界條件是指輸入中有一個達到極值，而極端情況是指所有輸入均達到極值。能較好體現(xiàn)這兩種情況的實例是簡單的16位加法器，用于累加兩個數(shù)值并得出結(jié)果。圖2給出了這種情況下的邊界條件和極端情況。

您可以清楚地看到，極端情況是當A和B輸入都等于0；當A等于0，B等于65535；當A和B都等于65535；以及當A等于65535，B等于0。邊界條件是極端情況之間的值。

對于有些應(yīng)用，可能要對UUT進行應(yīng)力測試，以確保在正常運行之外有一定的裕量。應(yīng)力測試會根據(jù)模塊而變化，但可能涉及重復(fù)操作，從而使緩沖器和FIFO溢出。對設(shè)計采取應(yīng)力測試可減少驗證工程師損壞UUT的幾率。