資源、速度和功耗是FPGA設計中的三大關鍵因素。隨著工藝水平的發展和系統性能的提升，低功耗成為一些產品的目標之一。功耗也隨之受到越來越多的系統工程師和FPGA工程師的關注。Xilinx新一代開發工具Vivado針對功耗方面有一套完備的方法和策略，本文將介紹如何利用Vivado進行功耗分析和優化。

功耗估計

在Vivado下，從綜合后的設計到布局布線后的設計，其間產生的任何DCP文件都可用于功耗估計，如圖 1所示。打開綜合后的設計或布局布線后的設計，既可以在圖形界面模式下，選擇Report Power，也可以直接用Tcl命令report_power獲取功耗估計結果。其中，利用布局布線后的設計可獲得更為精確的功耗估計結果。

?

在Vivado下，有兩種功耗估計模式。一種是向量模式，需要提供SAIF（Switching Activity Interchange Format）或VCD文件；一種是非向量模式，只需要提供簡單的參數即可，但估計結果不夠準確。SAIF文件通過仿真生成，因此需要在Simulation Settings中進行設置，如圖 2所示。這里的仿真只能是綜合后的功能/時序仿真或者布局布線后的功能/時序仿真，這是由圖 1的流程決定的。Xilinx建議在向量模式下選擇SAIF文件，因其估計速度要比VCD快。

選擇Report Power之后，彈出圖 3所示的界面，填入相應的參數，如果是向量模式，在Switching窗口中選擇相應的SAIF文件，如圖 4所示。可以看到Report Power能夠生成XPE功耗估計所需文件。功耗估計的結果如圖 5所示，可以看到采用向量模式結果的confidence level為high，非向量模式為low。之所以有這樣的結果，是因為SAIF文件提供了內部信號和對外輸入輸出端口信號的翻轉率，如圖 6中的I/O Activity和Internal Activity所示。

圖 3 Report Power界面

圖 4 Report Power中的SAIF文件接口

圖5 功耗估計結果

圖 6 confidence level high和low的原因

功耗優化

在Implementation階段，有專門針對功耗優化的流程，如圖 7所示。有布局之前的power_opt_design，也有布局之后的power_opt_design。相比而言，布局之前的power_opt_design對功耗的優化更徹底、更全面。

圖 7 針對功耗優化的流程

選中圖 7中的is_enabled，并運行implementation，結束之后打開布局布線后的設計，在菜單中選擇Tool>Report>Report Power Optimization，或者用Tcl命令report_power_opt，可查看power_opt_design對功耗的優化報告，如圖 8所示。可以看到，Vivado通過對BRAM添加使能信號（圖中的TOOL GATED）控制信號的翻轉率，達到降低功耗的目的。

圖 8 功耗優化報告

功耗優化的目的是最大限度地降低FPGA功耗同時最小限度地避免其對時序的影響。但有時會出現功耗優化之后（運行power_opt_design）時序惡化甚至無法收斂的情況，此時可通過Tcl命令set_power_opt來控制功耗優化的對象。例如，對alu模塊中的store_ram不進行優化，可通過Tcl腳本 1實現；若只對某時鐘域進行優化，可通過Tcl腳本 2實現；若只對某類型的cell優化，可通過Tcl腳本 3實現。

綜上所述，為了獲得較為準確的功耗估計結果，應盡可能地提供SAIF文件，同時對設計中的所有時鐘給出合理地約束，此外，對于扇出較大的控制信號也要給出其翻轉率。功耗優化在設計之初就應考慮，設計中應遵循好的RTL代碼風格，例如盡量避免對觸發器和BRAM使用異步復位或置位，適時地選擇布局前的power_opt_design和布局后的power_opt_design，并根據功耗優化對設計時序的影響，通過set_power_opt管理優化對象。