賽靈思的 IP Integrator 工具可幫助您改善設(shè)計(jì)輸入生產(chǎn)力和多核 Aurora 設(shè)計(jì)的資源優(yōu)化。

客戶在必須由單個(gè) FPGA 實(shí)現(xiàn)的大型設(shè)計(jì)中使用多個(gè)知識(shí)產(chǎn)權(quán) (IP) 實(shí)例時(shí)，面臨的主要挑戰(zhàn)之一是如何在整個(gè)系統(tǒng)中有效共享資源。賽靈思 Aurora 串行通信內(nèi)核的共享邏輯特性使用戶可以在多個(gè)實(shí)例中共享資源。Vivado? 設(shè)計(jì)套件中的 IP Integrator 工具對(duì)于充分利用共享資源至關(guān)重要。

電子行業(yè)正快速轉(zhuǎn)向高速串行連接解決方案，同時(shí)逐漸舍棄并行通信標(biāo)準(zhǔn)。行業(yè)標(biāo)準(zhǔn)串行協(xié)議具有固定的線路速率和確定的信道寬度，有時(shí)無法充分利用千兆位串行收發(fā)器的功能。

Aurora 是賽靈思的高速串行通信協(xié)議，一直在行業(yè)內(nèi)非常受歡迎。當(dāng)某些應(yīng)用領(lǐng)域中的行業(yè)協(xié)議實(shí)現(xiàn)過程太過復(fù)雜或者太耗費(fèi)資源時(shí)，Aurora 通常是首選方案。Aurora 能實(shí)現(xiàn)低成本、高數(shù)據(jù)速率的可擴(kuò)展IP解決方案，可用于靈活地構(gòu)建高速串行數(shù)據(jù)通道。

需要同時(shí)對(duì)線路速率和通道寬度進(jìn)行擴(kuò)展的高性能系統(tǒng)和應(yīng)用正在期待將 Aurora 作為解決方案。此外，Aurora 還被應(yīng)用于 ASIC 設(shè)計(jì)以及包含多塊 FPGA 的系統(tǒng)（用背板傳輸千兆位的數(shù)據(jù)）中。Aurora 采用簡(jiǎn)單的幀結(jié)構(gòu)，并具有協(xié)議擴(kuò)展流量控制功能，可用于封裝現(xiàn)有協(xié)議的數(shù)據(jù)。它的電氣要求與產(chǎn)品設(shè)備兼容。賽靈思提供 Aurora 64b66b 和 Aurora 8b10b 內(nèi)核，作為 Vivado 設(shè)計(jì)套件 IP 目錄的一部分。

IPI 工具將內(nèi)核作為頂層模塊進(jìn)行可視化。標(biāo)準(zhǔn)接口之間的連接現(xiàn)在更加直觀和智能化，在有些情況下甚至可實(shí)現(xiàn)自動(dòng)化。

Vivado IP Integrator (IPI) 是用于復(fù)雜多核系統(tǒng)中資源優(yōu)化的重要工具。就這一點(diǎn)而言，IPI 將幫助您充分利用 Aurora 64b66b 和 Aurora 8b10b 內(nèi)核中的共享資源，尤其是“共享邏輯”特性。為了方便起見，我們重點(diǎn)介紹 Aurora 64b66b IP，同時(shí)您要了解類似技術(shù)也適用于 Aurora 8b10b 內(nèi)核。

AURORA 的共享資源一覽
圖 1 是 Aurora 64b66b 內(nèi)核的典型方框圖。突出顯示部分為時(shí)鐘資源，例如混合模式時(shí)鐘管理器 (MMCM)、BUFG 和 IBUFDS；以及千兆位收發(fā)器 (GT) 資源，例如 GT common 和 GT 通道，在圖中標(biāo)示為賽靈思 7 系列器件雙路設(shè)計(jì)的 GT1 和 GT2。

?

圖1： Aurora 64b66b 內(nèi)核的典型方框圖

就像 Kintex?-7 FPGA KC705 評(píng)估套件那樣，典型 16 路 Aurora 64b66b 內(nèi)核所需的時(shí)鐘和 GT 資源已在表 1 中列出。

?

表 1–Kintex-7 FPGA KC705 評(píng)估套件上的時(shí)鐘和 GT 資源利用率

FPGA 中的時(shí)鐘和 GT 資源取決于所選的器件和封裝類型。多個(gè) IP 內(nèi)核經(jīng)常要求在系統(tǒng)級(jí)使用資源。因此，必須要優(yōu)化利用這些寶貴資源，以降低系統(tǒng)成本和功耗。

AURORA 資源共享
因?yàn)槎嗫罨?GT 的賽靈思內(nèi)核都支持共享邏輯特性，Aurora 內(nèi)核可配置為“內(nèi)核(主機(jī))中的共享邏輯”或“實(shí)例設(shè)計(jì)(從機(jī))中的共享邏輯”。當(dāng)在系統(tǒng)級(jí)進(jìn)行實(shí)例化時(shí)，兩種配置的組合可支持在主機(jī)與從機(jī)之間共享時(shí)鐘和 GT 資源。

對(duì)于需要使用共享邏輯特性的應(yīng)用，手動(dòng)建立多個(gè) IP 之間的連接有可能會(huì)產(chǎn)生錯(cuò)誤，并增加總的設(shè)計(jì)輸入時(shí)間。借助工具進(jìn)行設(shè)計(jì)輸入是一種解決該問題的方法，而賽靈思的 IP Integrator 能游刃有余地完成這個(gè)任務(wù)。

IPI 工具將內(nèi)核作為頂層模塊進(jìn)行可視化；標(biāo)準(zhǔn)接口之間的連接現(xiàn)在更加直觀和智能化，在有些情況下甚至可實(shí)現(xiàn)自動(dòng)化。正確的設(shè)計(jì)規(guī)則檢查被置入工具以及 IP 周圍，以確保突出顯示錯(cuò)誤連接，以便設(shè)計(jì)人員在設(shè)計(jì)輸入時(shí)發(fā)現(xiàn)它們。該工具能自動(dòng)生成頂層封裝文件以及調(diào)用正確的引腳級(jí) I/O 要求，因此可幫助系統(tǒng)設(shè)計(jì)人員提高生產(chǎn)力。如果您已經(jīng)設(shè)計(jì)了定制子模塊，可以考慮依照賽靈思應(yīng)用指南 1168，“針對(duì) Vivado IP Integrator 打包定制 AXI IP”(XAPP1168) 對(duì)設(shè)計(jì)進(jìn)行打包，并在 IPI 中使用子模塊。