本設計的最初思路來源：實現高可靠性數字伺服控制器軟、硬件看門狗的雙冗余設計要求，目前缺少軍品級國產化硬件看門狗器件，在滿足系統要求的情況下減少元器件的種類。

　　1 看門狗技術的實現方式

　　看門狗實現方式可分為以下兩種：

　　硬件看門狗——采用一個獨立于CPU的定時器電路或芯片，如MAX706或TPS3823等，周期性地產生復位脈沖，而CPU必須及時“喂狗”(在復位脈沖發出前對此定時器進行清零處理)，否則看門狗發揮作用，復位脈沖會使CPU重啟。

　　軟件看門狗——利用CPU內部的定時器中斷替代看門狗定時器電路，存中斷程序中復位CPU，這同樣發揮了看門狗的作用。但由于CPU中斷存在優先級、屏蔽以及中斷自身故障等原因，郁可能導致軟件看門狗工作異常。軟件看門狗往往采用一些其他軟件設計措施提高其可靠性。

　　2 基于CPLD的硬件看門狗設計

　　2.1 硬件平臺

　　此設計基丁箭上數字伺服控制器，以TI公司的TMS320F2812(下面簡稱為DSP)為控制核心，SM1032則用來實現對A/D、D/A和1553B總線的片選信號和邏輯控制信號譯碼，并在此基礎上增加了硬件看門狗功能。與其相關的電路連接如圖1所示，其中看門狗使能信號EN與DSP_JTAG電路相連，在DSP下載程序或在線仿真時可通過專用的JTAG 工裝電纜禁止看門狗功能，防止看門狗的誤操作。

　　本設計適用于以微控制器與FPGA或CPLD聯合使用的數字控制系統中。利用FPGA或CPLD的剩余資源沒計看門狗模塊，相當于硬件看門狗的一種，其基本功能和特點有：當軟件跑飛且主控芯片內部看門狗工作異常時，可為系統進行復位操作;可關閉主控芯片內部的軟件看門狗，優化軟件代碼;可節省專用的看門狗芯片，且在不同時序要求上靈活修改;可根據系統要求增加與主控芯片的握手信號。

　　2.2 DSP上電過程及復位時序分析

　　DSP上電初始化時序如圖2所示。WDT是喂狗信號輸出，在定時器中斷或主循環中使其電平周期性取反;RST是上電復位信號。Trst是上電復位信號的脈寬，約為100 ms;Twork是從上電時到首次進入定時器中斷程序的時間，約為130 ms。在主程序中首先使WDT輸出低電平，則從上電復位完成到WDT變為低電平的時間A為DSP復位后自身的各項配置所占用的時間。在定時器中每次取反WDT信號，則到WDT第一次變為高電平的時間B為各軟件模塊及中斷初始化所占用的時間。A+B為系統初始化所用的時間，約為30ms。

　　由此可見，如果系統程序跑飛，則每次復位都要經過A、B兩個過程，約30 ms的時間;那么在CPLD軟件的看門狗模塊中，每次在給出復位信號后都要等待DSP的初始化完成(約30 ms)后再開始對喂狗信號監測并計時。

　　選擇看門狗定時器溢出上限以5ms為例，從程序跑飛到重新正常運行大約35 ms。設定控制系統給伺服發送控制指令信號的周期是20 ms，伺服機構常態速度10°/s，最大速度是20°/s，20 ms的時間擺動的角度是0.2°和0.4°，該角度是其控制姿態的最小步長，因此35 ms以內的熱復位時間最多丟失兩條指令，伺服機構在可控范同之內。此外，軟件代碼還有一定的優化余量，初始化時間和看門狗定時器溢出上限還可進一步減少。

　　2.3 看門狗設計要考慮的幾點問題

　　①喂狗方式：可分為電平喂狗和邊沿喂狗，本設計采用后者。與電平喂狗相比較，邊沿喂狗在狀態機的設計中可以減少狀態數量，從而節省CPLD資源，且DSP的喂狗也很容易，只要取反WDT電平，就可被認為已喂狗，簡化軟件代碼。

　　②定時器溢出上限：根據具體需要靈活設定，這里暫定5 ms。

　　③輸出系統復位信號脈寬：這里只要超過DSP所需的512個時鐘周期即可，以30 MHz品振為例，時長約為171μs。

　　④系統上電初始化時間：系統上電復位后DSP需要一斷時間初始化，而這段時間內不能喂狗，所以CPLD不能檢測是否有喂狗信號，否則會造成連續的錯誤復位，使DSP無法正常工作，因此在CPLD代碼設計時需要越過初始化階段再去檢測喂狗信號。

　　⑤與主控芯片的摒手信號：根據系統任務需求，可增加與主控芯片的握手信號。例如，當主控芯片需要實現總線寫程序功能時，對DSP片內的Flash進行寫操作，此時不能對DSP進行復位，DSP也無法輸出喂狗信號，這就需要在總線寫程序之前通過總線與CPLD實現握手與應答，關閉看門狗功能，程序寫入完成后系統重新加電即可正常工作。為了簡化功能描述，本設計術加入握手設計。