自從四年前賽靈思開始 Vivado 設(shè)計套件的開發(fā)工作以來，就一直與數(shù)百家賽靈思聯(lián)盟計劃成員和客戶保持密切聯(lián)系，力求讓新發(fā)布的工具達(dá)到成熟狀態(tài)。每個成員都發(fā)揮了積極作用，確保賽靈思能夠推出一款真正提高生產(chǎn)力的工具套件，幫助客戶突破在新一代“All Programmable” 器件設(shè)計過程中所面臨的集成和實現(xiàn)瓶頸。

賽靈思vivado設(shè)計套件專題:http://www.3532n.com/topic/tech/vivado/

以下是客戶對 Vivado 設(shè)計套件的評價。
?
EVE，軟硬件協(xié)同驗證
“賽靈思推出的 Vivado 設(shè)計套件和 Virtex-7 FPGA，使 EVE 等標(biāo)準(zhǔn) FPGA 仿真供應(yīng)商在產(chǎn)品性能和功能方面，全面超越定制 ASIC 仿真供應(yīng)商。”
–??????? Luc Burgun，CEO、總裁兼創(chuàng)始人
?
CoreEL Technologies，賽靈思聯(lián)盟計劃高級成員
?“CoreEL 的 H.264/AVC 4:2:2 10 位 1080p60 解碼器 IP 核已被授權(quán)給眾多客戶，用以滿足客戶的多種應(yīng)用需求。這種 IP 相當(dāng)復(fù)雜，要求使用高性能的 FPGA 工具。與早期流程相比，Vivado 工具能夠為我們提供更長的運行時間，實現(xiàn)更加緊湊的布局規(guī)劃，使我們能夠在一天時間內(nèi)開展更多實現(xiàn)工作，從而大幅提高生產(chǎn)力。此外，它還支持Synopsys 設(shè)計約束（SDC），讓我們的設(shè)計工作更加方便，并且有助于更快地將設(shè)計集成于客戶的設(shè)計流程中。”
–??????? Sachin Vaish，工程設(shè)計經(jīng)理
?
Fidus Systems 公司，賽靈思聯(lián)盟計劃高級成員
“作為賽靈思聯(lián)盟計劃的高級設(shè)計服務(wù)成員，F(xiàn)idus 已經(jīng)為北美的技術(shù)企業(yè)開發(fā)出了許多種基于賽靈思技術(shù)的尖端產(chǎn)品。Vivado 設(shè)計套件具備出色的用戶界面，支持 System Verilog、SystemC、SDC 和 Tcl 等多種 ASIC 設(shè)計行業(yè)標(biāo)準(zhǔn)，這將大幅提高我們的設(shè)計生產(chǎn)力。賽靈思的 Vivado 設(shè)計套件帶來了全新的業(yè)界基準(zhǔn)，將進(jìn)一步幫助 Fidus 向客戶提供復(fù)雜、高質(zhì)量、尖端的賽靈思設(shè)計。”
–??????? John Bobyn，工程設(shè)計副總裁
?
Northwest Logic，賽靈思聯(lián)盟計劃高級成員
?“我們很喜歡 Vivado 設(shè)計套件的開箱即用特性。我們利用這種工具實現(xiàn)我們的 Expresso 3.0 內(nèi)核(PCI Express Gen3 x8)，從一開始就取得了很好的效果。由于我們使用很多腳本，因此其基于 Tcl 的特性對我們很有利，這將為我們提供豐富而強(qiáng)大的選項。此外，Vivado IP 打包程序功能使我們能夠把自己的 IP 添加到Vivado 擴(kuò)展 IP 目錄中，便于客戶利用我們的 IP。”
–??????? Mark Wagner，高級設(shè)計工程師
?
Tokyo Electron Device 公司，賽靈思聯(lián)盟計劃高級成員
“Vivado IP 目錄使客戶可以方便地搜索到我們的 IP、技術(shù)文檔，并能迅速在設(shè)計中集成我們的 IP。利用 Vivado 的最新綜合與布局布線算法，客戶能夠大幅縮短運行時間。”
–??????? Yasuo Hatsumi，副總裁
?
?Xylon d.o.o.，賽靈思聯(lián)盟計劃高級成員
“Xylon 是賽靈思聯(lián)盟計劃中的資深成員，logicBRICKS IP 核的供應(yīng)商。近 15 年來，logicBRICKS IP 核一直支持最新的賽靈思可編程器件和實現(xiàn)工具，并且不斷進(jìn)行優(yōu)化。我們很高興 Vivado 設(shè)計套件提供了強(qiáng)大的功能和易用性，這將幫助我們的客戶更高效地在領(lǐng)先的賽靈思 Zynq-7000 EPP 和 7 系列 FPGA 等技術(shù)中使用 logicBRICKS IP 核。”
–???????? Gordan Galic，技術(shù)市場營銷經(jīng)理
?
A2e Technologies，賽靈思聯(lián)盟計劃認(rèn)證成員
“Vivado IP 集成器可以大大簡化 A2e Technologies 的 H.264 編解碼器集成工作。過去，在 720p 到 4K 分辨率之間對 H.264 視頻進(jìn)行壓縮和解壓縮一直比較復(fù)雜。現(xiàn)在有了 Vivado IP 集成器，設(shè)計人員就能在接口級而不是信號級開展集成，而且可以采用統(tǒng)一的 AMBA AXI4 IP 接口標(biāo)準(zhǔn)，并通過設(shè)計規(guī)則檢查將錯誤降至最低。這將使我們的 IP能夠更加輕而易舉地應(yīng)用于賽靈思設(shè)計。”
–??????? Allen Vexler，CTO
?
Aliathon 公司，賽靈思聯(lián)盟計劃認(rèn)證成員
“作為 OTN 市場的 FPGA 解決方案領(lǐng)先供應(yīng)商，快速高效的設(shè)計對于 Aliathon 的成功至關(guān)重要，尤其是 100G 或 100G 以上的網(wǎng)絡(luò)。Vivado 設(shè)計套件幫助我們盡可能減少芯片使用量和布局布線次數(shù)。這樣可以幫助 Aliathon 降低功耗，提高性能，減少設(shè)計次數(shù)，從而為客戶提供更加出色的解決方案。”
–??????? Steve McDonald，總監(jiān)
?
Hardent 公司，賽靈思聯(lián)盟計劃認(rèn)證成員
“Hardent 致力于為企業(yè)提供電子設(shè)計服務(wù)，滿足復(fù)雜的設(shè)計要求，因此我們很高興 Vivado 設(shè)計套件能夠為我們帶來更高的生產(chǎn)力。我們不斷努力提高賽靈思器件時鐘速率和使用率。Vivado 工具憑借其最新的布局布線引擎和更加完善的設(shè)計流程，幫助我們兩家公司的共同客戶完成更為嚴(yán)格的設(shè)計開發(fā)工作，例如使用包含 200 百萬個邏輯單元的新型 Virtex-7 2000T FPGA。”?
–??????? Simon Robin，總裁
?
Missing Link Electronics，賽靈思聯(lián)盟計劃認(rèn)證成員
?“Missing Link Electronics 致力于開發(fā)可針對目標(biāo)應(yīng)用進(jìn)行軟硬件配置的嵌入式系統(tǒng)。縮短重復(fù)開發(fā)時間，獲得可預(yù)測的綜合結(jié)果，這兩點對于實現(xiàn)異構(gòu)多核系統(tǒng) FPGA 設(shè)計來說至關(guān)重要。在我們看來，賽靈思的 Vivado 設(shè)計套件充分印證了賽靈思為支持本行業(yè)更加快速地推出優(yōu)秀嵌入式系統(tǒng)所做出的承諾！”
–??????? Endric Schubert，CTO
?
Oki Information Systems 公司，賽靈思聯(lián)盟計劃認(rèn)證成員
“作為 Vivado 設(shè)計套件早期使用計劃的參與者，我們用 Vivado 工具編譯我們的 PCIe DMA 控制器 (iDMAC) IP。我們將 IP 從 ISE 設(shè)計套件移植到 Vivado 套件上，沒出現(xiàn)任何問題。由于 Vivado 采用了基于 PlanAhead 的 GUI，使我們的工程師能夠快捷方便地掌握 Vivado IDE 的使用方法。由于采用 ASIC 友好型 Tcl 腳本，之前具備 ASIC 設(shè)計經(jīng)驗的 IP 設(shè)計工程師使用該套件會更加輕松。放眼未來，我們計劃在大規(guī)模設(shè)計中采用Vivado 工具，并期待著通過高性能綜合、布局布線分析功能和低存儲器使用率等眾多突破性技術(shù)推動生產(chǎn)力的大幅提升。”
–??????? Yasuo Yamamoto，IP 平臺業(yè)務(wù)部負(fù)責(zé)人
?
?
OmniTek 公司，賽靈思聯(lián)盟計劃認(rèn)證成員
“我們參加了針對 Vivado 設(shè)計套件的合作伙伴培訓(xùn)活動，新產(chǎn)品給我們留下了深刻的印象。我們認(rèn)為 IP-XACT、SDC 和 AMBA AXI4 等業(yè)界標(biāo)準(zhǔn)的采用對大型 28nm 器件所需的FPGA IP 的推廣而言非常重要。Vivado IP 集成器和 IP 打包器工具進(jìn)一步縮短了 IP 開發(fā)和集成所需的設(shè)計時間。”
–??????? Roger Fawcett，董事總經(jīng)理
?