在過去十年中，開源軟件一直是科技界最大的催化劑之一。今天，開源的力量、它帶來的自由以及它所產(chǎn)生的社區(qū)也在硬件世界中獲得了牽引力。由于這些原因，RISC-V 越來越受歡迎。這是對 RISC-V 及其帶來的機會的介紹。

　　RISC-V 是一種開放指令集架構(gòu) （ISA），最初是在加州大學伯克利分校的計算機科學系開發(fā)的。反過來，它基于流行的精簡指令集計算 （RISC） 原則，就像 ARM 和 MIPS 以及其他常見的商業(yè)處理器架構(gòu)一樣。

　　該項目于 2010 年形成，但從那時起已經(jīng)發(fā)展成為一個大規(guī)模的全球合作，跨越多所大學和行業(yè)。一致性由非營利性RISC-V 基金會提供，該基金會既指導基礎(chǔ) ISA 規(guī)范，又充當推廣 RISC-V 方法的營銷引擎。

　　需要明確的是，RISC-V ISA 就像它所說的那樣，是指令集的架構(gòu)規(guī)范，而不是實際的處理器設(shè)計。從該開源 ISA 開始，眾多學術(shù)和工業(yè)團隊創(chuàng)建了許多不同的處理器設(shè)計，所有這些設(shè)計基本上都使用同一種語言。快速閱讀 RISC-V 基金會網(wǎng)站可以了解眾多可用的處理器實現(xiàn)，包括 Rocket、Orca 和 PULPino 等完全開源的處理器設(shè)計，以及 SiFive、Codasip、Andes 和 Cortus 等公司的商業(yè)處理器內(nèi)核。

　　這種廣泛的現(xiàn)代處理器實現(xiàn)套件，從簡單的物聯(lián)網(wǎng)處理器擴展到 Linux 執(zhí)行應(yīng)用程序處理器，全部基于一個通用 ISA，反映了 RISC-V 方法與封閉商業(yè) ISA 相比的主要優(yōu)勢，即差異化的自由以及選擇和更改處理器供應(yīng)商的自由，而不會遭受痛苦的產(chǎn)品重新架構(gòu)。

　　它是免費的，所以它一定是 RISCky，不是嗎？

　　在這一點上，謹慎的做法是進行現(xiàn)實檢查并查看影響新產(chǎn)品設(shè)計中處理器選擇的因素。與大多數(shù)設(shè)計決策一樣，有許多技術(shù)和商業(yè)因素，一些基于硬標準，另一些基于更難以量化的方面。

　　技術(shù)標準是不言而喻的：處理器是否具有所需的馬力，是否可擴展以適應(yīng)下一代，是否與功率包絡(luò)匹配，是否提供所需的安全級別，是否有良好（和熟悉的）軟件開發(fā)/調(diào)試環(huán)境，我們可以利用我們的遺留代碼庫。商業(yè)標準考慮了諸如裸片面積（門數(shù)和內(nèi)存大小）、版稅，當然還有總體許可費等成本。它還考慮了其??他業(yè)務(wù)方面，包括供應(yīng)商鎖定、保證和賠償、商業(yè)報告義務(wù)、修改的合法權(quán)利等。

　　考慮到所有這些因素，大多數(shù)設(shè)計人員傾向于采用“安全”選項，通常是專有商業(yè)處理器之一，并且通常堅持使用他們以前使用過的系列。然而，在戰(zhàn)略層面，許多公司對強大的商用處理器 IP 供應(yīng)商的選擇越來越有限感到不安。人們越來越渴望更多的商業(yè)自由，以擺脫封閉的 ISA 鎖定，不僅在許可和特許權(quán)使用費方面，而且在區(qū)分自由方面。

　　這種愿望為 RISC-V 的風帆提供了動力。RISC-V 開源 ISA 為公司提供了一個現(xiàn)實的選擇，可以在不承擔過多戰(zhàn)略風險的情況下超越常見的商業(yè)選擇，就像 Linux、FreeRTOS 和許多其他開源 RTOS 今天是商業(yè)操作系統(tǒng)的無可爭議的替代品一樣。對于較小的嵌入式處理器尤其如此，通常用于消費者物聯(lián)網(wǎng)設(shè)備。包括西部數(shù)據(jù)和 nVidia 在內(nèi)的許多著名的一級公司已經(jīng)公開宣布了他們的意圖，或者確實已經(jīng)在量產(chǎn)，還有更多的公司正在評估 RISC-V，其中一些具有非常先進的設(shè)計處于保密狀態(tài)。

　　CEVA 使用 RISC-V 的經(jīng)驗

　　與這些公司一樣，CEVA 對 RISC-V 的潛力很感興趣，尤其是在我們的RivieraWaves Wi-Fi 和藍牙 IP方面 （圖1）。這些通信技術(shù)需要一個小型處理器來執(zhí)行協(xié)議棧，我們的目標是創(chuàng)建一個集成就緒的參考平臺，讓我們的客戶可以自由選擇處理器。就要求而言，即使對于高級 Wi-Fi 配置，對馬力的需求也不大，因為 IP 的架構(gòu)是為非常低功耗運行而設(shè)計的。簡報要求低門數(shù)、高能效、成熟的處理器，以及可以生成節(jié)省芯片的緊湊代碼的熟悉的商業(yè)級軟件開發(fā)環(huán)境。該設(shè)計必須適合在 FPGA 和 ASIC/ASSP 中輕松部署（全速），并且必須具有與我們的 IP 許可業(yè)務(wù)兼容的法律框架。

　　我們選擇的 RISC-V 內(nèi)核達到了 20Kgates 的規(guī)模，以可觀的 2.44 Coremark/MHz 沖孔，完全符合硬件清單。我們對性能和代碼緊湊性的內(nèi)部基準測試與類似尺寸的同類最佳處理器相比非常有利。同樣重要的是，我們的經(jīng)驗表明，將完整系統(tǒng)移植到 RISC-V 的工作量非常小。以更復雜的 Wi-Fi 平臺為例，我們只用了一周時間就為我們完整的 RivieraWaves Wi-Fi IP 演示平臺集成、仿真和構(gòu)建了一個新的 FPGA 二進制文件，其中嵌入式 RISC-V 處理器取代了商用處理器。此外，多年來在多個不同商業(yè)處理器上開發(fā)和部署的現(xiàn)有協(xié)議軟件在兩周內(nèi)被移植到 RISC-V 平臺，幾乎沒有大驚小怪，感謝熟悉的 GNU GCC/GDB 和 LLVM 編譯器/調(diào)試器環(huán)境。這項工作包括移植、測試和系統(tǒng)級驗證。

　　總的來說，該項目是成功的，RISC-V 真正兌現(xiàn)了它的承諾。

　　審核編輯：郭婷