国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

希捷公布基于RISC-V架構(gòu)設(shè)計(jì)的兩款全新處理器

工程師鄧生 ? 來源:快科技 ? 作者:上方文Q ? 2020-12-09 15:11 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

近兩年,開源開放的RISC-V指令集架構(gòu)成為行業(yè)新寵,諸多科技巨頭紛紛研發(fā)自己的RISC-V架構(gòu)處理器。現(xiàn)在,硬盤巨頭希捷公布了基于RISC-V架構(gòu)設(shè)計(jì)的兩款全新處理器,可加快數(shù)據(jù)中心和邊緣的實(shí)時分析。

事實(shí)上,雖然希捷的核心產(chǎn)品是硬盤,但是對于芯片設(shè)計(jì)經(jīng)驗(yàn)豐富,硬盤中的很多控制芯片都是希捷自己的,僅僅在過去一年,希捷就交付了近10億顆集成了RISC-V內(nèi)核的芯片。

希捷新設(shè)計(jì)的兩款RISC-V處理器,其一支持開放標(biāo)準(zhǔn)的內(nèi)核,旨在實(shí)現(xiàn)高性能,已在機(jī)械硬盤中完成了功能驗(yàn)證,另一款則用于面積優(yōu)化,已完成設(shè)計(jì),正在構(gòu)建。

與當(dāng)前解決方案相比,新的高性能內(nèi)核可將實(shí)時的、關(guān)鍵的硬盤工作負(fù)載性能提升高達(dá)3倍,另外還支持高級伺服(移動控制)算法,用于控制磁頭在鄰近磁道之間的移動,可實(shí)現(xiàn)更精細(xì)的定位。

面積優(yōu)化型內(nèi)核具備可靈活配置的微架構(gòu)、功能集。經(jīng)過優(yōu)化的內(nèi)核既優(yōu)化了封裝面積,也降低了功耗,從而輔助或支持后臺工作負(fù)載。

它還可以執(zhí)行安全敏感型邊緣計(jì)算操作,包括新一代后量子加密。

兩款處理器都集成了RISC-V的安全特性,在邊緣端、云端都可以帶來更強(qiáng)大的數(shù)據(jù)可靠性、安全性、移動性,而希捷本身也是OpenTitan(安全芯片設(shè)計(jì)開源項(xiàng)目)的成員之一。

值得一提的是,另一大硬盤巨頭西數(shù)也在2018年底就發(fā)布了基于RISC-V指令集的自主通用架構(gòu)SweRV、開源的SweRV指令集模擬器(ISS),并向第三方芯片廠商開放,2019年底又發(fā)布了兩款微控制器專用CPU SweRV Core EH2、SweRV Core EL2。

責(zé)任編輯:PSY

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20255

    瀏覽量

    252280
  • 希捷
    +關(guān)注

    關(guān)注

    2

    文章

    212

    瀏覽量

    42235
  • RISC-V
    +關(guān)注

    關(guān)注

    48

    文章

    2886

    瀏覽量

    53003
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    新思科技ARC-V處理器驅(qū)動RISC-V市場無限機(jī)遇

    從 2010 年美國加州大學(xué)伯克利分校的教授與他的研究生團(tuán)隊(duì)耗時三個月完成 RISC-V 指令集的開發(fā)工作,到 2015 年,RISC-V 在學(xué)術(shù)界聲名鵲起,再到 2025 年成為主流架構(gòu)之一
    的頭像 發(fā)表于 12-24 17:17 ?1237次閱讀
    新思科技ARC-<b class='flag-5'>V</b><b class='flag-5'>處理器</b>驅(qū)動<b class='flag-5'>RISC-V</b>市場無限機(jī)遇

    重磅合作!Quintauris 聯(lián)手 SiFive,加速 RISC-V 在嵌入式與 AI 領(lǐng)域落地

    SoC 開發(fā)流程,幫開發(fā)者省時間; 優(yōu)化下一代 RISC-V 設(shè)計(jì)的性能和能效,進(jìn)一步拉高性能上限; 把 RISC-V 打造成能和傳統(tǒng)專有處理器架構(gòu)抗衡的方案,畢竟
    發(fā)表于 12-18 12:01

    Andes晶心科技推出全新32位RISC-V處理器D23-SE

    Andes晶心科技為高效能、低功耗32/64位元RISC-V處理器的領(lǐng)先供應(yīng)商,今日宣布推出全新D23-SE核心。這款處理器體積小巧且具備功能安全設(shè)計(jì),專為功能車用安全應(yīng)用打造。 D2
    的頭像 發(fā)表于 12-17 10:51 ?1821次閱讀

    基于E203 RISC-V的音頻信號處理系統(tǒng) -協(xié)處理器的乘累加過程

    協(xié)處理器簡介 RISC-V具有很高的可擴(kuò)展性,既預(yù)留出了指令編碼空間,也提供了預(yù)定義的Custom指令;RISC-V的標(biāo)準(zhǔn)指令集僅使用了少部分指令編碼空間,更多的指令編碼空間被預(yù)留給用戶進(jìn)行擴(kuò)展
    發(fā)表于 10-28 06:18

    RISC-V B擴(kuò)展介紹及實(shí)現(xiàn)

    ,可以被任何支持RISC-V ISR的處理器解釋執(zhí)行。 需要注意,B擴(kuò)展是與基本RV32I/RV64I RISC-V指令集完全兼容的。因此,使用支持B擴(kuò)展的芯片可以同時享受到原始架構(gòu)
    發(fā)表于 10-21 13:01

    明晚開播 |開源芯片系列講座第28期:高性能RISC-V處理器芯片

    是一種開放(Open)指令集架構(gòu)(ISA)標(biāo)準(zhǔn)。本報(bào)告探討了RISC-V指令集架構(gòu)標(biāo)準(zhǔn)區(qū)別于其它主流ISA的不同特點(diǎn),以及這些特點(diǎn)對于國產(chǎn)微處理器芯片(CPU)的重
    的頭像 發(fā)表于 07-29 17:02 ?1324次閱讀
    明晚開播 |開源芯片系列講座第28期:高性能<b class='flag-5'>RISC-V</b>微<b class='flag-5'>處理器</b>芯片

    睿思芯科攜靈羽處理器亮相2025 RISC-V中國峰會

    第五屆RISC-V中國峰會于16日在上海張江開幕,會上睿思芯科展示了中國首全自研高性能RISC-V服務(wù)處理器——靈羽
    的頭像 發(fā)表于 07-21 09:15 ?2219次閱讀

    知合計(jì)算:RISC-V架構(gòu)創(chuàng)新,阿基米德系列劍指高性能計(jì)算

    在2025 RISC-V中國峰會上,知合計(jì)算處理器設(shè)計(jì)總監(jiān)劉暢就高性能RISC-V處理器架構(gòu)探索與實(shí)踐進(jìn)行了精彩分享。 在以X86和ARM為
    的頭像 發(fā)表于 07-18 14:17 ?2741次閱讀
    知合計(jì)算:<b class='flag-5'>RISC-V</b><b class='flag-5'>架構(gòu)</b>創(chuàng)新,阿基米德系列劍指高性能計(jì)算

    英偉達(dá):CUDA 已經(jīng)開始移植到 RISC-V 架構(gòu)

    7 月 17 日,在第五屆(2025)RISC-V 中國峰會主論壇上,英偉達(dá)副總裁 Frans Sijstermanns 分享了題為《在英偉達(dá)計(jì)算平臺實(shí)現(xiàn) RISC-V 應(yīng)用處理器部署》的主題演講
    發(fā)表于 07-17 16:30 ?3955次閱讀

    直播預(yù)約 |開源芯片系列講座第28期:高性能RISC-V處理器芯片

    RISC-V是一種開放(Open)指令集架構(gòu)(ISA)標(biāo)準(zhǔn)。本報(bào)告探討了RISC-V指令集架構(gòu)標(biāo)準(zhǔn)區(qū)別于其它主流ISA的不同特點(diǎn),以及這些特點(diǎn)對于國產(chǎn)微
    的頭像 發(fā)表于 07-14 17:34 ?1254次閱讀
    直播預(yù)約 |開源芯片系列講座第28期:高性能<b class='flag-5'>RISC-V</b>微<b class='flag-5'>處理器</b>芯片

    同一水平的 RISC-V 架構(gòu)的 MCU,和 ARM 架構(gòu)的 MCU 相比,運(yùn)行速度如何?

    ARM 架構(gòu)RISC-V 架構(gòu)的 MCU 在同一性能水平下的運(yùn)行速度對比,需從架構(gòu)設(shè)計(jì)原點(diǎn)、指令集特性及實(shí)際測試數(shù)據(jù)展開剖析。以 ARM Cortex-M33 這類 ARMv8M
    的頭像 發(fā)表于 07-02 10:29 ?1466次閱讀
    同一水平的 <b class='flag-5'>RISC-V</b> <b class='flag-5'>架構(gòu)</b>的 MCU,和 ARM <b class='flag-5'>架構(gòu)</b>的 MCU 相比,運(yùn)行速度如何?

    RISC-V和ARM有何區(qū)別?

    在微處理器架構(gòu)領(lǐng)域,ARM與RISC-V個備受關(guān)注的體系。ZLG致遠(yuǎn)電子在推出ARM核心版后,又推出了基于RISC-V的MR6450核心
    的頭像 發(fā)表于 06-24 11:38 ?2021次閱讀
    <b class='flag-5'>RISC-V</b>和ARM有何區(qū)別?

    HPM5E31IGN單核 32 位 RISC-V 處理器

    HPM5E31IGN單核 32 位 RISC-V 處理器在當(dāng)今嵌入式系統(tǒng)領(lǐng)域,RISC-V架構(gòu)正以開源、靈活和高性價(jià)比的優(yōu)勢快速崛起。HPM5E31IGN作為先楫半導(dǎo)體的一
    發(fā)表于 05-29 09:23

    HXS320F28027數(shù)字信號處理器(32位RISC-V DSP)

    HXS320F28027數(shù)字信號處理器(32位RISC-V DSP)HXS320F28027是中科昊芯(Haawking)基于自主研發(fā)的H28x內(nèi)核推出的32位定點(diǎn)RISC-V DSP架構(gòu)
    發(fā)表于 05-21 10:21

    FPGA與RISC-V淺談

    RISC-V處理器的SoC數(shù)量在2024年約為20億顆,到2031年有望突破200億顆。 RISC-V的概念與優(yōu)勢 RISC-V是一種全新
    發(fā)表于 04-11 13:53 ?677次閱讀
    FPGA與<b class='flag-5'>RISC-V</b>淺談