RISC-V被認(rèn)為是繼X86架構(gòu)和ARM架構(gòu)之后第三個(gè)主流架構(gòu)，也被當(dāng)作是“中國(guó)芯”崛起的歷史機(jī)遇。10年過去了，RISC-V陣營(yíng)取得的成績(jī)令人滿意嗎？Silicon Labs（亦稱“芯科科技”）首席技術(shù)官Alessandro Piovaccari近期接受行業(yè)媒體－與非網(wǎng)的專訪時(shí)分享了對(duì)于RISC-V發(fā)展的觀點(diǎn)，歡迎往下閱讀完整的問答內(nèi)容。

Silicon Labs首席技術(shù)官Alessandro Piovaccari 關(guān)于RISC-V架構(gòu)的理解Alessandro： RISC-V是一種指令集架構(gòu)（ISA），不關(guān)注RISC-V處理器微架構(gòu)的具體設(shè)計(jì)。當(dāng)前，有幾種實(shí)現(xiàn)方法，商業(yè)化的設(shè)計(jì)，如Si-Five和Andes；完全開源的，如OpenHW組織（OpenHW Group）和LowRISC。Silicon Labs是OpenHW組織的創(chuàng)始成員之一，該組織由RISC-V組織的前執(zhí)行董事RickO’Connor創(chuàng)立，目前有近40家成員企業(yè)和10家合作伙伴，他們均為半導(dǎo)體行業(yè)的領(lǐng)先公司。

RISC-V處理器分為開源和商業(yè)化兩種，請(qǐng)介紹一下這個(gè)內(nèi)核設(shè)計(jì)的技術(shù)支持的具體流程和內(nèi)容？Alessandro： 沒錯(cuò)。RISC-V處理器的商業(yè)實(shí)現(xiàn)以一種與Arm模式有些相似的商業(yè)模式提供。SiliconLabs和Arm是長(zhǎng)期合作伙伴，我們?cè)谧约旱乃?2位產(chǎn)品中都使用了Arm的M系列內(nèi)核作為主處理器。就目前來看，他們的處理器質(zhì)量和軟件與工具生態(tài)系統(tǒng)都是無與倫比的。即使是通過合作，任何商業(yè)RISC-V供應(yīng)商也需要一段時(shí)間才能達(dá)到同樣的生態(tài)系統(tǒng)成熟度。

就RISC-V而言，我們目前的應(yīng)用主要集中在針對(duì)特定應(yīng)用的硬件系統(tǒng)中的底層內(nèi)核上，例如硬件控制器、軟件定義的無線電助手和機(jī)器學(xué)習(xí)推理管理器，它們通常需要高度定制化，以滿足功耗和實(shí)時(shí)處理方面異常嚴(yán)苛的要求。此過程要求可以訪問和完全控制處理器的開源硬件。傳統(tǒng)上，我們一直使用自主開發(fā)的8051架構(gòu)實(shí)現(xiàn)方法，但是8位處理器沒有足夠的計(jì)算能力來滿足現(xiàn)代嵌入式物聯(lián)網(wǎng)系統(tǒng)的需求。

請(qǐng)問目前RISC-V開源指令集架構(gòu)有哪些經(jīng)典案例，分別適用于什么領(lǐng)域或場(chǎng)景？Alessandro： 在盧卡·貝尼尼教授指導(dǎo)下，瑞士蘇黎世聯(lián)邦理工學(xué)院和意大利博洛尼亞大學(xué)聯(lián)合設(shè)計(jì)了RISC-V內(nèi)核，對(duì)于這些內(nèi)核，我們有比較豐富的經(jīng)驗(yàn)。這些內(nèi)核已作為開源技術(shù)通過Pulp項(xiàng)目組織對(duì)外提供，該組織已將其中一些內(nèi)核用于微控制器和處理器實(shí)現(xiàn)，例如Pulpino。設(shè)計(jì)團(tuán)隊(duì)創(chuàng)建了三種內(nèi)核，最初它們都由Pulp項(xiàng)目組織負(fù)責(zé)維護(hù)，但是現(xiàn)在已經(jīng)交給了其他組織。最小的2級(jí)流水線32位內(nèi)核現(xiàn)在由LowRISC以“Ibex”的名稱發(fā)布并維護(hù)，而6級(jí)流水線32位內(nèi)核和64位內(nèi)核現(xiàn)在則由OpenHW組織以“CORE-V”的名稱發(fā)布并維護(hù)。我們主要關(guān)注32位內(nèi)核，并且是其中的積極貢獻(xiàn)者和維護(hù)者。

對(duì)于復(fù)雜電路的應(yīng)用，采用RISC-V架構(gòu)來研發(fā)可能需要增加指令集，建立一些快捷路徑，這對(duì)晶圓面積的影響有多大？Alessandro： 計(jì)算能力是有成本的。在當(dāng)前復(fù)雜的SoC中——包括Silicon Labs創(chuàng)建的用于物聯(lián)網(wǎng)應(yīng)用的無線微控制器在內(nèi)——內(nèi)核會(huì)對(duì)最終裸片的尺寸造成一定的影響。在計(jì)算方面，除了片上存儲(chǔ)器，占用裸片面積最多的就是使用矩陣進(jìn)行復(fù)雜數(shù)學(xué)運(yùn)算所需的電路，其中可能包括快速傅立葉變換（FFT）引擎，用于邊緣機(jī)器學(xué)習(xí)的神經(jīng)網(wǎng)絡(luò)（NN）內(nèi)核，或用于定位的內(nèi)核。根據(jù)應(yīng)用場(chǎng)景的不同，這些技術(shù)可以作為處理器內(nèi)核的擴(kuò)展來實(shí)現(xiàn)，也可以作為單獨(dú)的協(xié)處理器實(shí)現(xiàn)。在任何情況下，如果需要這種計(jì)算能力，就需要額外的裸片面積。

請(qǐng)問貴公司正在使用的EDA工具有哪些？晶圓代工廠是哪家？Alessandro： Silicon Labs的兩家領(lǐng)先EDA供應(yīng)商是Cadence和Mentor（現(xiàn)在是西門子的一部分）。我們的兩家主要芯片代工供應(yīng)商是臺(tái)積電（TSMC）和中芯國(guó)際（SMIC）。 很多軟件工程師表示，RISC-V軟件生態(tài)還不夠成熟，兼容性成最大問題，導(dǎo)致開發(fā)難度大，對(duì)這一觀點(diǎn)的看法如何？Alessandro： 重申一次，Arm的軟件和工具生態(tài)系統(tǒng)的質(zhì)量和廣泛性是無與倫比的，RISC-V生態(tài)系統(tǒng)要達(dá)到同樣的成熟度還需要一段時(shí)間。這種成熟度對(duì)于這些處理器的通用用途非常重要。相反，我們打算在針對(duì)特定應(yīng)用的實(shí)現(xiàn)中使用RISC-V內(nèi)核，在這類實(shí)現(xiàn)中，內(nèi)核上運(yùn)行的軟件可以在芯片設(shè)計(jì)階段確定。這是一種不同類型的開發(fā)過程，更多是硬件和軟件協(xié)同設(shè)計(jì)，其中內(nèi)核和針對(duì)特定應(yīng)用的軟件一起進(jìn)行驗(yàn)證。

大多公司采用多架構(gòu)來研發(fā)產(chǎn)品，請(qǐng)問貴公司是否也是采混合研發(fā)模式？Alessandro： 在可預(yù)見的未來，Silicon Labs將繼續(xù)在自己的所有無線物聯(lián)網(wǎng)SoC中使用Arm內(nèi)核作為主要的和面向客戶的內(nèi)核。這些SoC產(chǎn)品中的許多產(chǎn)品將擁有多個(gè)內(nèi)核，其中一些內(nèi)核僅用于內(nèi)部的特定用途，以提供靈活性、更好的性能和諸如無線電管理和機(jī)器學(xué)習(xí)推理引擎等底層功能的可升級(jí)性。

為了增加靈活性和可配置性，我們計(jì)劃將RISC-V開源內(nèi)核用于一些內(nèi)部?jī)?nèi)核。我們的物聯(lián)網(wǎng)產(chǎn)品傳統(tǒng)上是基于90納米和55納米的CMOS工藝制造的，我們現(xiàn)在的SoC產(chǎn)品則是基于40納米工藝。因此，我們的物聯(lián)網(wǎng)市場(chǎng)仍處于摩爾定律的階段。代工廠已經(jīng)開始為物聯(lián)網(wǎng)SoC提供22納米工藝，并且已經(jīng)在考慮采用更先進(jìn)的工藝。因此，即使在小型SoC（例如用于IoT應(yīng)用的SoC）中集成更多內(nèi)核，也可以用非常低的成本實(shí)現(xiàn)。

請(qǐng)問貴公司在使用RISC-V ISA時(shí)遇到了哪些問題？是如何解決的？Alessandro： Silicon Labs主要專注于微控制器和SoC類的器件。就微控制器而言，內(nèi)存管理器和中斷控制器對(duì)于低功耗和少量代碼的應(yīng)用是最基本的。沿著OpenHW組織的步伐，Silicon Labs正在使用CORE-V微架構(gòu)。針對(duì)這些領(lǐng)域的ISA定義仍在開發(fā)中，但我們希望它能在不久的將來能夠應(yīng)用更廣泛。

大部分人都認(rèn)為RISC-V對(duì)于ARM、X86來說最大的競(jìng)爭(zhēng)力就是可定制，對(duì)此您的看法如何？Alessandro： 沒錯(cuò)。定制化是開源RISC-V內(nèi)核的主要優(yōu)勢(shì)，擁有開源硬件是定制化成功的關(guān)鍵，要付出的主要代價(jià)是軟件需要與硬件一起進(jìn)行驗(yàn)證，但是，這對(duì)于處理器的特定用途而言不是問題。相反，對(duì)于通用處理器而言，這是一個(gè)問題，因?yàn)樗鼈兤茐牧藰?biāo)準(zhǔn)和生態(tài)系統(tǒng)，而標(biāo)準(zhǔn)和生態(tài)系統(tǒng)是通用軟件的基礎(chǔ)。因此，這兩類應(yīng)用場(chǎng)景是完全不同的。

RISC-V的致命缺點(diǎn)是IP碎片化，您認(rèn)為怎樣的平衡在未來是最值得期許的？此外，您認(rèn)為RISC-V和Arm在未來將是怎樣的共生關(guān)系？Alessandro： 是的，IP重組是一個(gè)重要的問題，這就是為什么必須非常謹(jǐn)慎地使用定制化的原因。永遠(yuǎn)不要為了一點(diǎn)點(diǎn)小利益就去使用定制化。我們的理念是要對(duì)比一個(gè)有定制單元（比如無線調(diào)制解調(diào)器或者推理引擎）的混合處理器和一個(gè)不宜變更的100%全定制的完整的處理器。很多時(shí)候，一個(gè)混合處理器，盡管有IP重組的問題，但是依舊比實(shí)現(xiàn)完整的處理器或者實(shí)現(xiàn)標(biāo)準(zhǔn)處理器要容易。此外，定制版本的處理器單元應(yīng)該在產(chǎn)品系列中重復(fù)利用，而不是逐個(gè)產(chǎn)品進(jìn)行更改，從而可以在長(zhǎng)期的軟件維護(hù)中保持效率。

您認(rèn)為“RISC-V基金會(huì)”、“中國(guó)RISC-V產(chǎn)業(yè)聯(lián)盟”、“中國(guó)開放指令生態(tài)（RISC-V）聯(lián)盟”等組織對(duì)未來RISC-V的產(chǎn)業(yè)化進(jìn)程會(huì)起到什么作用？Alessandro： 我們與這些組織打交道的經(jīng)驗(yàn)僅限于RISC-V組織。我們加入了該組織，以便更好地了解面向微控制器應(yīng)用的未來ISA的發(fā)展情況。在組織中有很多與這項(xiàng)工作活動(dòng)相關(guān)的事情，但這與我們的產(chǎn)品線無關(guān)。

RISC-V已經(jīng)有10年歷史，卻在過去一年內(nèi)突然爆發(fā)，背后的助推因素有哪些？Alessandro： 市場(chǎng)和生態(tài)系統(tǒng)需要演進(jìn)。工程師和企業(yè)會(huì)很自然地去嘗試尋找一條發(fā)展技術(shù)的途徑。通過多年來參加RISC-V峰會(huì)，人們意識(shí)到業(yè)界對(duì)開啟新方向的興趣正日益增加。

您對(duì)RISC-V技術(shù)在未來2-3年內(nèi)的市場(chǎng)前景有怎樣的預(yù)期？貴公司有哪些具體產(chǎn)品和市場(chǎng)規(guī)劃？Alessandro： RISC-V的發(fā)展產(chǎn)生的很多種使用范圍很廣的內(nèi)核正在推動(dòng)SoC開發(fā)者在其產(chǎn)品中使用越來越多的內(nèi)核。傳統(tǒng)上只有一個(gè)內(nèi)核的器件現(xiàn)在可能會(huì)有五個(gè)或者更多內(nèi)核。即使是固定功能的產(chǎn)品，現(xiàn)在也會(huì)有一個(gè)RISC-V微內(nèi)核。這種“處處安放微內(nèi)核”的理念正在擴(kuò)大多內(nèi)核處理器的市場(chǎng)。這也將使Arm受益，雖然Arm的市場(chǎng)份額可能會(huì)減少，但整個(gè)市場(chǎng)體量將大幅增長(zhǎng)，因此Arm也會(huì)實(shí)現(xiàn)更高的增長(zhǎng)。

SiliconLabs首席技術(shù)官AlessandroPiovaccariAlessandroPiovaccari擔(dān)任Silicon Labs首席技術(shù)官，負(fù)責(zé)公司的產(chǎn)品和技術(shù)研發(fā)工作。Piovaccari先生于2003年加入Silicon Labs，負(fù)責(zé)設(shè)計(jì)公司的單芯片F(xiàn)M收音機(jī)產(chǎn)品，此類產(chǎn)品的總出貨量已超過15億片。他與同事共同設(shè)計(jì)了Silicon Labs的單芯片電視調(diào)諧器IC，全球十大電視制造商中有九家使用了該芯片，市場(chǎng)份額超過70%，總發(fā)貨量達(dá)10億片。在此之前，Piovaccari先生曾在Tanner Research公司擔(dān)任研究科學(xué)家，他于1997年加入該公司，負(fù)責(zé)開發(fā)CMOS神經(jīng)啟發(fā)圖像處理器。從1998年到2003年，他是Cadence Design Systems設(shè)計(jì)服務(wù)團(tuán)隊(duì)中的一員，專注于CMOS射頻集成電路（RFIC）和高速SerDes IP的開發(fā)。Piovaccari先生擁有38項(xiàng)專利，是IEEE的高級(jí)會(huì)員、AES的正式會(huì)員和福布斯技術(shù)委員會(huì)的成員。Piovaccari先生在意大利博洛尼亞大學(xué)獲得了電子工程和計(jì)算機(jī)科學(xué)學(xué)士學(xué)位和博士學(xué)位，并在約翰斯·霍普金斯大學(xué)獲得了電氣工程榮譽(yù)碩士后證書。他還擔(dān)任Skillpoint Alliance的董事會(huì)成員、德克薩斯大學(xué)奧斯汀分校自然科學(xué)學(xué)院UTeach自然科學(xué)咨詢委員會(huì)的成員和約翰斯·霍普金斯大學(xué)G. W. Whiting學(xué)院領(lǐng)導(dǎo)力教育中心的顧問，也是IEEECICC會(huì)議指導(dǎo)委員會(huì)的成員。
責(zé)任編輯:pj