2021年，連接的物聯網設備數量超過460億，預計到2030年將達到驚人的1250億。這將顯著改變半導體市場，因為每個物聯網設備都需要一個處理器內核來有效地處理大量數據和相關交易。為了充分利用這種市場潛力，RISC-V架構已成為SoC設計人員x86或ARM的新替代品，這要歸功于其開放的指令格式和低成本。

然而，隨著物聯網市場的不斷擴大，對抗性攻擊的破壞性也在不斷擴大。連接應用程序的安全性現在是其設計的基本要素。連接的設備必須能夠相互進行身份驗證，確保安全的數據傳輸，并包括安全存儲。雖然RISC-V的安全指南仍在開發中，但為RISC-V用戶提供有效的即插即用解決方案以增強SoC及其他產品的安全性至關重要。

需要什么樣的設計來保護物聯網應用？

在大多數情況下，有六個關鍵的 SoC 安全因素需要考慮。..

受信任的執行環境 （TEE）：隔離需要更高安全級別的代碼、數據和內存。

信任根：保護關鍵安全參數;包含唯一 ID、證書、密鑰和安全存儲。

安全啟動：阻止未經授權的操作系統和應用程序運行。

靜態數據安全性：以加密/模糊的形式存儲數據，并具有可靠的訪問控制，以防止泄漏。

傳輸中數據安全：利用密鑰在傳輸前對數據進行加密，以防止被攔截。

安全 OTA 更新：確保現場的固件或軟件更新以加密密文的形式提供，并且不允許降級。

僅擁有CPU無法實現這六個安全因素。芯片的設計需要一個密鑰存儲單元和一組加密算法來幫助CPU執行安全功能，包括身份驗證、加密、解密和完整性檢查，以實現這些功能。此外，安全操作（與非安全操作分開）需要隔離且受信任的安全執行環境。還應實施防篡改設計，以保護安全環境免受攻擊。

考慮到這些風險，經驗豐富的設計人員通常會使用帶有硬件信任根和防篡改設計的安全協處理器來支持CPU執行應用程序和服務的所有必要安全功能。

糾正現有協處理器的不足

安全協處理器負責系統內與安全相關的事務，并允許CPU安全地執行其主要功能。實施后，硬件加速的安全協處理器將保護敏感信息并比CPU更有效地執行安全功能，而不會竊取其計算能力。這不僅簡化了系統設計，還提高了整體性能。

在其架構中，ARM提供與其CPU集成的加密單元-312作為安全協處理器來處理安全操作。相比之下，RISC-V生態系統仍在成熟，還沒有適合安全協處理器的解決方案。RISC-V用戶必須自己開發或采用合作伙伴的IP才能獲得上述安全功能。如果他們選擇在內部開發，可能會出現一些挑戰。他們是否有足夠能力的安全開發團隊？它將如何影響上市時間？自主研發的安全功能能否獲得認證？當技術問題出現時，他們能處理得有多好？最后，成本是多少？所有這些挑戰都可以通過采用來自有能力的合作伙伴的集成IP來避免。

現有解決方案缺乏全面的硬件信任根，無法提供可靠的安全邊界，使其容易受到攻擊。市場上的大多數安全協處理器可能涵蓋一到兩個關鍵功能，但不足。例如，一些協處理器無法支持某些加密算法，容易受到攻擊，或者沒有通過第三方認證。有些沒有安全存儲密鑰，導致協處理器從安全邊界之外檢索密鑰（想象一下，將密鑰留給前門的保險庫）。即使是包括安全密鑰存儲在內的選項也有不可避免的缺點，需要在生產過程中逐個將密鑰注入芯片，這使得制造或操作成本高昂且難以操作。某些協處理器對所有產品具有相同的激活密鑰，從而危及身份和應用服務管理。

所有這些不足可能最終成為物聯網設備中的漏洞，這將不可避免地成為希望破壞網絡的黑客的目標。因此，即使是一個只傳輸非敏感數據的微型物聯網設備，如果被黑客操縱，也會造成巨大的傷害。像這樣的事件不勝枚舉，最近的一次是2021年5月，當時最大的石油管道系統殖民地管道受到攻擊。他們不僅關閉了整個管道，政府甚至還發布了區域緊急聲明。僅支付的贖金損失就為420萬美元。

普菲奧特為RISC-V架構提供片上安全保障

為了解決RISC-V生態系統中缺乏完整的安全協處理器的問題，PUFiot是PUF安全的集成IP解決方案之一，是最終的答案。它采用多層設計，利用一套全面的完全集成的硬件安全IP。與純粹基于軟件的設計不同，PUFiot的安全邊界基于硬件的物理分離，因此建立了一個健全的可信執行環境（TEE）。圖 1 演示了 PUFiot 的設計架構。PUFiot 的核心是模擬硬件信任根設計。硬件信任根包含 eMemory 的專利 NeoPUF，為每個芯片提供唯一的芯片指紋 （UID），并提供 Riscure 認證的防篡改安全 OTP，用于密鑰存儲，防止對關鍵安全參數的物理/電氣攻擊。硬件信任根還附帶一個真隨機數生成器（TRNG），這是一個動態熵的來源，用于保護加密引擎和系統之間的通信。

圖1：普菲奧特的設計架構

PUFiot支持一套完整的NIST CAVP認證和第三方認證的中國OSCCA硬件加密算法。由于模塊化設計，PUFiot加密算法的定制仍然很靈活。這意味著用戶的要求，例如在SM4和AES之間進行選擇，可以在一個簡單的過程中得到滿足。因此，PUFiot可以滿足RISC-V當前和未來的安全要求。除了安全功能外，眾多的數字和模擬防篡改設計進一步加強了PUFiot，使其成為可靠的安全協處理器。同樣，為了降低整個 SoC 系統設計的復雜性，PUFiot 支持用于寄存器訪問控制的標準 APB 控制接口和具有標準 AXI4 控制接口的 DMA，以快速訪問存儲在系統存儲器中的大量數據。隨附的軟件開發工具包 （SDK），包括 Linux 裸機固件和高級 API，可幫助加快軟件開發和部署。

除了 NIST 標準的密鑰包裝 （KWP） 和密鑰派生函數 （KDF） 以保護密鑰的使用和導出外，PUFiot 還可以按需生成多個密鑰，以便 RISC-V 物理內存保護 （PMP） 單獨保護每個應用程序。此外，PUF的屬性非常適合安全啟動和安全OTA更新，因為不同物聯網設備上的相同軟件都有其密鑰。因此，我們可以為即將進入市場的數十億新物聯網設備建立牢固的安全基礎。圖 2 顯示了采用 PUFiot 作為其安全協處理器的 RISC-V SoC 設計。

圖 2：采用聚氨酯飛控的 RISC-V 網絡設計

結論

為了保護物聯網應用，PUFsecurity利用芯片指紋技術來加強信任根，并開發了PUFiot，這是一種具有廣泛安全邊界的安全協處理器，可以輕松集成到安全的RISC-V系統中。PUFiot 支持物聯網世界所需的零接觸部署。憑借硬件加速的安全功能和訪問控制，PUFiot還滿足了云應用中零信任安全的要求。因此，PUFiot作為一種安全解決方案，非常適合采用RISC-V處理器的物聯網設備。

審核編輯：郭婷