為實現本文提出的導航計算機系統中基于DSP的CPLD器件軟件更新串行方案，首先需要在硬件方面解決如下3個問題：

　　(1)導航計算機系統所用DSP至少要有4個空余的I/O口，分別用于模擬CPLD的4個JTAG信號時序信號。

　　(2)導航計算機系統必須包含支持一個UART通信接口，用于接收CPLD的配置文件。此UART接口不能由CPLD參與控制，以避免CPLD某次編程失敗后，該UART通信口不再可用的問題。

　　(3)導航計算機系統應保證足夠的CPLD配置信息文件需要的存儲空間。

　　本文所用DSP為TI公司的TMS320C6713B芯片，該款DSP支持16個通用輸入輸出口(GPIO)。在本導航計算機系統中，有12個GPIO口已被占用，多余的4個GPIO口可用來連接CPLD的4個JTAG信號引腳。

　　TMS320C6713B本身并不支持包含UART通信接口，其片上外設中包含2個多通道緩沖串行接口(McBSP)，McBSP接口支持全雙工串行通信，只是收發數據需要獨立的收發幀同步信號。根據TI公司提供的應用技術報告，經過對軟件或硬件進行改造設計，McBSP接口可以支持UART通信標準。軟件修改方法是通過將McBSP接口配置成通用I/O接口來模擬UART時序;硬件修改方法是將McBSP接口配置在串行口模式，McBSP接口中接收幀同步信號FSR來自于UART的發送數據線Tx，在檢測到Tx的下跳沿時，McBSP內部開始采樣接收數據，之后Tx的下跳沿將被忽略直至下一個字節的起始位再次觸發內部幀接收新的數據;發送幀同步信號FSR由McBSP電路在發送UART數據起始位時產生。本文采用硬件修改和過采樣軟件措施，將一個多通道緩沖串行接口McBSP0設計成了支持UART通信標準的接口。

　　本導航計算機系統使用的CPLD配置信息文件是串行矢量格式(SVF)，可以在Xilinx軟件開發平臺ISE上生成。SVF是一種用來描述IEEE1149.1(JTAG)總線操作的規范，包含了編程需要的指令和數據，描述了TAP測試訪問端口狀態圖中各狀態之間的掃描操作過程和行為。由于SVF文件是ASCII格式，所以占用的存儲空間比較大，可以將其轉換為一種更簡潔和緊湊的二進制格式：XSVF文件。對于本系統所用CPLD器件而言，僅對其進行編程操作時，XSVF文件大小為129720B，加上擦除和校驗操作后，XSVF文件大小為259533B。根據上述分析，本文設計的嵌入式導航計算機系統中通過UART接口對CPLD器件進行在系統軟件更新的硬件電路結構如圖3所示。

　　圖3中，UART通信口由DSP片上多通道緩沖串行口McBSP0實現。為了存儲通過UART口接收到的包含CPLD配置信息的XSVF文件，本系統外擴了一片512kB的SRAM。FLASH芯片用來存儲導航計算機系統升級固件和應用程序。CPLD的JTAG口直接與DSP空閑的4個GPIO口相連，為了提高CPLD器件編程的靈活性，在本系統中保留了連接PC機并口的CPLD程序下載接口。