国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Chiplet,如何助力HPC?

穎脈Imgtec ? 2026-02-26 15:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文轉自:半導體產業縱橫

小芯片架構代表了芯片設計和集成方式的根本性變革。

隨著傳統芯片架構在功耗、散熱和空間方面逼近物理極限,一種新型架構正在興起,有望為高性能計算(HPC)開辟一條新的發展道路。這種架構被稱為小芯片架構(chiplet architecture),它能夠以更低的成本提供比單芯片處理器更高的性能,同時能耗降低高達10倍。這些優勢使得小芯片架構在未來高性能計算和人工智能AI)工作負載的驅動方面具有潛在優勢。

小芯片架構代表了芯片設計和集成方式的根本性變革。如今,大多數半導體制造商設計大型單片芯片,稱為片上系統(SoC),將所有必要的組件——例如處理器內核、內存、I/O驅動器信號處理器等——集成到單個芯片上。雖然這些組件可能來自不同的供應商,但芯片制造商有責任確保它們能夠協同工作。隨著芯片尺寸的增大,制造成本也會增加,芯片良率則會下降。

為了利用傳統的單芯片進行擴展(或橫向擴展),數據必須離開芯片,通過互連傳輸到其他芯片。如今,隨著人工智能工作負載的不斷增長,客戶在進行人工智能訓練或推理時,必須將大量數據從一個芯片傳輸到另一個芯片。傳輸這些龐大的數據集需要消耗大量電力,并產生巨大的熱量,這兩點都必須通過系統級的電源和冷卻系統來解決。

芯片級互連架構以不同的方式解決尺寸縮放問題。它并非將組件直接焊接在芯片上,而是將這些組件插入埋藏在基板中的標準互連線。通用芯片級互連高速標準(UCIe)于2022年推出,并得到了英特爾AMDArm、谷歌云、Meta、微軟、高通三星和臺積電的支持。UCIe提供了一種分層架構,可與其他互連標準(例如PCIe、CXL、NVLink和UALink)兼容。

這種小芯片架構帶來了幾個明顯的優勢。首先,它允許用戶將芯片組緊密排列,并通過UCIe連接,從而減少數據傳輸(進而降低功耗)。小芯片架構賦予用戶更大的靈活性,允許用戶在系統的特定位置采用特定的處理器,從而更好地平衡性能和成本,而不是被迫使用芯片制造商預先集成到芯片上的組件。

小芯片架構也帶來了制造方面的優勢。較大的芯片尺寸意味著更高的缺陷率,從而降低良率。由于芯片組將各個組件以零散的方式連接起來,因此可以輕松更換有缺陷的組件。這也有助于降低廠商鎖定,使用戶能夠根據自身需求選擇最合適的組件。

Cadence Design Systems公司負責芯片制造商使用的軟件的芯片和IP解決方案高級總監Mick Posner表示,芯片組的根本優勢在于其封裝級縮放方法。“任何時候,芯片之間的通信,即使芯片彼此相鄰,都會造成延遲和功耗方面的影響,”Posner說。“因此,在封裝內部,效率和性能都會大大提高。”他說,芯片組可擴展性優勢的核心在于它能夠突破光刻限制。

“實際上,你并不是把一個大型的整體設計分割成更小的部分,”Posner告訴HPCwire。“這在10年前或許是起步階段。但現在,芯片組技術可以實現封裝級的擴展,從根本上來說,它創造出的系統規模遠超單個整體芯片所能容納的。”Posner表示,雖然芯片組適用于所有領域,但高性能計算領域正在引領普及,因為他們已經觸及了當前芯片設計的物理極限。

“如今,封裝光罩尺寸相同的芯片組合在一起,帶來了性能可擴展性和更高的效率,因為不再采用傳統的、功耗高的標準芯片間接口,而是轉向像UCIe這樣的芯片間接口,這種接口的功耗特性要好得多,”Posner說道。“你正在使用一套標準設計的芯片構建模塊來構建系統。”

芯片組技術對于超級計算機來說并不新鮮,目前該概念已被應用于百億億次級系統中。橡樹嶺國家實驗室的Frontier超級計算機就采用了基于芯片組的設計,并使用了AMD EPYC “Trento” CPU

人工智能的蓬勃發展迫使計算機制造商另辟蹊徑,以滿足市場對性能的需求。在半導體領域,像英偉達這樣的制造商一直在突破光刻技術的極限,而光刻技術的極限是由在晶圓上蝕刻電路的光刻機的物理能力決定的。英偉達還設計了“超級芯片”,將兩個GPU和一個CPU集成在單個芯片上,以獲得更強大的處理能力;而其他芯片制造商,例如Cerebras,則開始生產超大尺寸的芯片。

Cadence產品營銷總監Mayank Bhatnaga表示,小芯片架構為AI和HPC站點提供了另一種提供所需處理能力的方式,而無需像圍繞單一需求那樣完全重新設計系統。如今的小芯片架構也支持三維設計,使組件制造商能夠堆疊組件,從而實現更高的計算密度、更低的數據延遲和更低的功耗。當然,這也帶來了更高的成本、更復雜的結構和更大的散熱需求。

標準對于確保A公司生產的產品能夠與B公司生產的產品兼容至關重要。Chiplet社區和市場雖然仍處于發展初期,但其核心力量穩固,發展勢頭強勁。Bhatnaga表示,采用UCIe是建立芯片組標準的核心,因此也是擴大芯片組社區規模和范圍的關鍵。他還指出,芯片社區中有些人對采用UCIe持謹慎態度。他說,供應商希望確保他們在UCIe上的投資能夠獲得回報。

“UCIe的普及對芯片市場來說確實是一件好事,”Bhatnaga說道。“隨著UCIe的普及,人們相信,如果他們在芯片上使用UCIe,以后也能在其他項目中與其他合作伙伴一起使用。這確實很有幫助。”

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54007

    瀏覽量

    465903
  • HPC
    HPC
    +關注

    關注

    0

    文章

    346

    瀏覽量

    24971
  • chiplet
    +關注

    關注

    6

    文章

    495

    瀏覽量

    13601
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    擁抱Chiplet,大芯片的必經之路

    本文轉自:半導體行業觀察隨著傳統芯片架構在功耗、散熱和空間方面逼近物理極限,一種新型架構正在興起,有望為高性能計算(HPC)開辟一條新的發展道路。這種架構被稱為Chiplet架構
    的頭像 發表于 02-13 14:35 ?324次閱讀
    擁抱<b class='flag-5'>Chiplet</b>,大芯片的必經之路

    Chiplet異構集成的先進互連技術

    半導體產業正面臨傳統芯片縮放方法遭遇基本限制的關鍵時刻。隨著人工智能和高性能計算應用對計算能力的需求呈指數級增長,業界已轉向多Chiplet異構集成作為解決方案。本文探討支持這一轉變的前沿互連技術,內容來自新加坡微電子研究院在2025年HIR年會上發表的研究成果[1]。
    的頭像 發表于 02-02 16:00 ?1257次閱讀
    多<b class='flag-5'>Chiplet</b>異構集成的先進互連技術

    如何突破AI存儲墻?深度解析ONFI 6.0高速接口與Chiplet解耦架構

    的零誤碼與穩定性 量產背書25+ 成功案例, 10+ 全球客戶證明方案的成熟度與商業可靠性 4. 戰略演進:從單一IP向Chiplet基礎設施平臺跨越奎芯科技不僅提供“設計藍圖”,更通過M2LINK
    發表于 01-29 17:32

    躍昉科技受邀出席第四屆HiPi Chiplet論壇

    隨著摩爾定律放緩與AI算力需求的爆發式增長,傳統芯片設計模式正面臨研發成本高昂、能耗巨大、迭代周期長的多重壓力。在此背景下,Chiplet(芯粒)技術成為推動集成電路產業持續演進的關鍵路徑。2025
    的頭像 發表于 12-28 16:36 ?691次閱讀
    躍昉科技受邀出席第四屆HiPi <b class='flag-5'>Chiplet</b>論壇

    得一微電子受邀出席第四屆HiPi Chiplet論壇

    12月20日,由高性能芯片互聯技術聯盟(簡稱HiPi聯盟)主辦的第四屆HiPi Chiplet論壇在北京成功舉辦。本屆論壇以“探索芯前沿,驅動新智能”為核心主題,聚焦算力升級、先進工藝突破、關鍵技術
    的頭像 發表于 12-25 15:42 ?471次閱讀

    TE Connectivity HPC 350A BESS連接器技術解析與應用指南

    TE Connectivity HPC 350A電池儲能系統(BESS) 連接器專注于通過單極350A/1500V大電流連接器提供高安全可靠的解決方案。這些HPC 350A連接器采用一體式成型觸點
    的頭像 發表于 11-02 17:59 ?1432次閱讀

    解構Chiplet,區分炒作與現實

    來源:內容來自半導體行業觀察綜合。目前,半導體行業對芯片(chiplet)——一種旨在與其他芯片組合成單一封裝器件的裸硅片——的討論非常熱烈。各大公司開始規劃基于芯片的設計,也稱為多芯片系統。然而
    的頭像 發表于 10-23 12:19 ?396次閱讀
    解構<b class='flag-5'>Chiplet</b>,區分炒作與現實

    Socionext推出3D芯片堆疊與5.5D封裝技術

    Socionext Inc.(以下簡稱“Socionext”)宣布,其3DIC設計現已支持面向消費電子、人工智能(AI)和高性能計算(HPC)數據中心等多種應用。通過結合涵蓋Chiplet、2.5D
    的頭像 發表于 09-24 11:09 ?2619次閱讀
    Socionext推出3D芯片堆疊與5.5D封裝技術

    手把手教你設計Chiplet

    SoC功能拆分成更小的異構或同構芯片(稱為芯片集),并將這些Chiplet集成到單個系統級封裝(SIP)中,其中總硅片尺寸可能超過單個SoC的光罩尺寸。SIP不僅
    的頭像 發表于 09-04 11:51 ?793次閱讀
    手把手教你設計<b class='flag-5'>Chiplet</b>

    從技術封鎖到自主創新:Chiplet封裝的破局之路

    從產業格局角度分析Chiplet技術的戰略意義,華芯邦如何通過技術積累推動中國從“跟跑”到“領跑”。
    的頭像 發表于 05-06 14:42 ?926次閱讀

    Chiplet與先進封裝設計中EDA工具面臨的挑戰

    Chiplet和先進封裝通常是互為補充的。Chiplet技術使得復雜芯片可以通過多個相對較小的模塊來實現,而先進封裝則提供了一種高效的方式來將這些模塊集成到一個封裝中。
    的頭像 發表于 04-21 15:13 ?2025次閱讀
    <b class='flag-5'>Chiplet</b>與先進封裝設計中EDA工具面臨的挑戰

    淺談Chiplet與先進封裝

    隨著半導體行業的技術進步,尤其是摩爾定律的放緩,芯片設計和制造商們逐漸轉向了更為靈活的解決方案,其中“Chiplet”和“先進封裝”成為了熱門的概念。
    的頭像 發表于 04-14 11:35 ?1600次閱讀
    淺談<b class='flag-5'>Chiplet</b>與先進封裝

    Chiplet技術在消費電子領域的應用前景

    探討Chiplet技術如何為智能手機、平板電腦等消費電子產品帶來更優的性能和能效比。
    的頭像 發表于 04-09 15:48 ?1057次閱讀
    <b class='flag-5'>Chiplet</b>技術在消費電子領域的應用前景

    奇異摩爾受邀出席第三屆HiPi Chiplet論壇

    2025年3月28日至29日,由高性能芯片互聯技術聯盟(HiPi 聯盟)主辦的 “第三屆 HiPi Chiplet 論壇” 將于北京朝林松源酒店舉行。本屆論壇以“標準促進創新生態發展”為主題,大會
    的頭像 發表于 03-25 16:59 ?1916次閱讀

    Chiplet:芯片良率與可靠性的新保障!

    Chiplet技術,也被稱為小芯片或芯粒技術,是一種創新的芯片設計理念。它將傳統的大型系統級芯片(SoC)分解成多個小型、功能化的芯片模塊(Chiplet),然后通過先進的封裝技術將這些模塊連接在一起,形成一個完整的系統。這一技術的出現,源于對摩爾定律放緩的應對以及對芯片
    的頭像 發表于 03-12 12:47 ?2838次閱讀
    <b class='flag-5'>Chiplet</b>:芯片良率與可靠性的新保障!