隨著摩爾定律放緩與AI算力需求的爆發式增長，傳統芯片設計模式正面臨研發成本高昂、能耗巨大、迭代周期長的多重壓力。在此背景下，Chiplet(芯粒)技術成為推動集成電路產業持續演進的關鍵路徑。2025年12月20日，第四屆“HiPi Chiplet 論壇”在北京隆重舉行，聚焦“探索芯前沿，驅動新智能”。

作為RISC-V芯片企業代表，躍昉科技參與協辦 “開創生態分論壇”，圍繞 “開放融合，創享芯粒生態” 展開深度研討。躍昉科技產品總監葉小波發表了題為 《敏捷造芯：利用“Chiplet+DSA”復用實現SoC的系列化演進》 的主題演講，分享了在RISC-V架構下通過Chiplet與DSA(領域專用加速器)的深度融合，實現高性能、低功耗、可復用的SoC設計路徑。

Chiplet + DSA：以復用實現敏捷設計與能效躍升

面對AI算力中心“能耗高、ROI難”的普遍挑戰，傳統通用計算架構已難以滿足極致能效比(FLOPS/W)與性價比(FLOPS/$)的要求。葉小波指出，通過 “固定IO底座 + DSA驅動” 的Chiplet設計方案，可實現芯片設計的模塊化、復用化和場景化優化。

該方案以高帶寬、低功耗的互連底座為基礎，集成通用計算芯粒(GC-Chiplet)與各類領域專用加速芯粒(DSA-Chiplet)。IO底座提供一致的內存訪問、高速互聯與外設接口，而DSA芯粒則針對AI推理、視頻編解碼、數據壓縮、網絡協議處理等不同負載進行架構級優化。這種設計不僅大幅提升能效，更通過芯粒的即插即用與復用，顯著降低多次流片成本，縮短開發周期。

系列化演進：一芯多用，隨場景敏捷定制

基于同一套IO底座，通過替換或疊加不同的DSA芯粒，可快速衍生出適應不同場景的SoC系列。例如：

在AI推理場景，可集成AI-DSA芯粒，實現數萬倍于通用CPU的能效提升;

在多媒體處理場景，加入視頻編解碼DSA，高效完成4K/8K實時轉碼;

在數據存儲與網絡場景，搭載存儲加速與協議處理DSA，實現低延遲、高吞吐的數據處理。

這種“底座+加速器”的可組合架構，使芯片能夠靈活響應快速變化的市場需求，支持從云端服務器、智能網卡，到邊緣計算設備的多場景覆蓋，真正實現 “一芯多面、敏捷演化”。

共建開放生態，推動芯粒互聯與標準協同

芯粒技術的規模化發展，離不開開放、協同的產業生態。當前，芯粒互連標準化、開發工具鏈支持等問題仍是行業共同挑戰。躍昉科技通過自主研發的LeapEMU企業級模擬平臺，為多芯粒系統提供高性能驗證與開發環境，大幅降低設計門檻。同時，公司積極攜手華發集團等領軍企業與機構，共同發起成立 RDSA產業聯盟，圍繞“RISC-V + Chiplet + DSA”構建從技術到市場的全鏈條創新生態。

聯盟致力于推動芯粒接口標準、認證體系與協同設計機制的建設，目標形成可復用、可流通的芯粒開放生態，助力中國集成電路產業在智能算力時代構建自主、高效、可持續的技術體系與供應鏈能力。

芯粒不僅是技術的突破，更是設計方法與產業生態的重構。躍昉科技將持續聚焦RISC-V與Chiplet深度融合路徑，以開放姿態攜手上下游伙伴，共同推動計算基礎設施向高效、敏捷、綠色的未來演進。