国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

面向芯粒設計的最佳實踐

新思科技 ? 來源:新思科技 ? 2025-10-24 16:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

半導體領域正經歷快速變革,尤其是在人工智能AI)爆發式增長、對更高處理性能及能效需求持續攀升的背景下。傳統的片上系統(SoC)設計方案在尺寸與成本方面逐漸觸及瓶頸。此時,Multi-Die設計應運而生,將SoC拆分為多個稱為芯粒的芯片,并集成到單一封裝內,成功突破了上述限制。

基于芯粒的設計方案具備多項優勢:在AI與高性能計算(HPC)應用中,通過將計算、存儲與輸入輸出(I/O)功能解耦,助力提升計算能力;在汽車與邊緣AI應用場景下,將大型芯片拆分為尺寸更小、更適配量產的元器件,從而提高生產良率與產品可靠性;借助對封裝內部芯粒組合的靈活重構,能夠快速推出新產品,縮短產品迭代周期。

芯粒設計最佳實踐

對于考慮采用芯粒設計方案的開發者,以下是八項最佳實踐:

從合理的系統分區入手

首先將系統設計拆解為計算、存儲、I/O等功能模塊,并明確哪些功能應作為獨立芯粒存在。針對高性能元器件,選擇先進的工藝節點;而對于性能要求較低的模塊,則選用技術成熟、性價比高的工藝節點。在此過程中,需精心平衡速度、功耗與系統整體效率之間的權衡關系。此外,還應考慮系統的可擴展性,選擇能夠支持未來升級或功能變更的標準與接口

為每個芯粒選擇合適的工藝節點

并非所有功能皆可從最新技術中獲得同等程度的提升。例如,存儲器的微縮效率通常不及邏輯電路,因此在較成熟的工藝節點上制造存儲器芯粒,既能降低成本,又不會影響性能。在集成芯粒時,需考慮芯粒應采用3D堆疊結構(以實現更低延遲與功耗),還是2.5D并排布局(以簡化實現流程)。

精心規劃Die-to-Die連接

選擇合適的接口對芯粒間實現無縫通信至關重要。UCIe等行業標準在Die-to-Die連接領域的應用正日益廣泛。設計時需確保連接帶寬與系統所需的數據吞吐量相匹配,同時兼顧主數據與邊帶控制數據的傳輸需求。此外,還需精心規劃封裝內芯粒的布局與互連方式來優化物理結構,確保設計符合目標尺寸與形狀要求。根據物理布局的不同,Die-to-Die接口可用的“邊緣區域”(beachfront)面積會有所差異,可能需要采用不同的接口配置。切勿忽視熱管理的重要性,單一封裝內的多個芯粒可能產生熱點,因此必須在設計中融入充足的冷卻與散熱方案。

了解先進的封裝方案

選擇合適的封裝技術是實現設計目標的關鍵。封裝方案涵蓋從傳統有機基板到支持更高密度與性能的先進中介層等多種類型。設計時需綜合考慮外形尺寸與整體成本:先進封裝方案通常具備更強的性能,但實施成本更高、復雜度也更大。要確保開發時間表預留足夠時間用于全面測試與良率管理。每個芯粒都應單獨測試,確保僅選擇“已知合格芯粒”(KGD)進行最終組裝。在Die-to-Die接口中加入冗余與修復功能,有助于提升組裝、測試及量產階段的封裝良率。此外,需密切監控供應鏈,確保所有芯粒組件與封裝材料的采購穩定可靠。

設計時融入安全考量

安全應作為所有基于芯粒的系統的基礎要素。需確保每個芯粒都通過信任根(RoT)進行認證與錨定,以防止未授權訪問,并安全管理密鑰(尤其在多租戶環境中)。通過加密技術與安全通信協議保護芯粒間傳輸的數據。同時,需規劃安全啟動流程,從硬件與軟件兩個層面防范篡改行為。

投入開展系統級設計與驗證

盡早且高頻率地開展系統級仿真與硬件輔助驗證,有助于在硬件制造前發現集成問題,節省寶貴的時間與資源。采用軟硬件協同設計模式,可加速開發進程,縮短產品上市時間。為單個芯粒與最終封裝系統制定完善的測試計劃也至關重要,這是確保可靠性與性能的關鍵。分級測試等新方法可用于評估單個芯粒,并驗證其在Multi-Die設計中組裝后的性能。此外,還需投入資源開展系統級熱建模與串擾分析,以準確評估最終產品中的Multi-Die相互作用。

聚焦控制與管理系統

許多芯粒(尤其在數據中心環境中)可受益于專用的控制與管理系統。這類系統配備CPU,負責管理初始化、低速外設以及RoT等安全功能。通過收集、匯總與分發遙測數據,這類系統還能提升芯片的可靠性、可用性與可服務性(RAS)。

借力生態系統合作伙伴與專業技術

由于芯粒技術與方案仍相對較新且在持續演進,與經驗豐富的伙伴合作至關重要。新思科技等行業領導者不僅提供經過硅驗證的IP解決方案,還提供設計服務與封裝指導。這些IP解決方案正與Arm計算子系統(CSS)集成,以進一步加快芯粒開發速度、降低風險。及時了解最新的芯粒標準也同樣關鍵:通用UCIe聯盟、JEDEC等行業組織會提供關于芯粒技術新進展的重要更新與資源;而imec、ASRA等機構則在為汽車行業制定專門的芯粒提案與指導規范。

釋放基于芯粒設計的優勢

基于芯粒的設計方案為打造下一代高性能系統提供了靈活且可擴展的路徑。設計團隊通過遵循上述最佳實踐,能夠從容應對(芯粒設計的)復雜性,充分發揮基于芯粒方案的優勢。若需在整個芯粒開發周期(從概念構思到產品落地)中獲取專業指導,建議與精通從芯片到系統集成全領域的專家展開合作。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    339

    文章

    30730

    瀏覽量

    264054
  • AI
    AI
    +關注

    關注

    91

    文章

    39763

    瀏覽量

    301366
  • 新思科技
    +關注

    關注

    5

    文章

    956

    瀏覽量

    52894
  • 芯粒
    +關注

    關注

    1

    文章

    85

    瀏覽量

    424

原文標題:Multi-Die設計不踩坑指南:經市場認證的八個關鍵點

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Cadence工具如何解決設計中的信號完整性挑戰

    設計中,維持良好的信號完整性是最關鍵的考量因素之一。隨著芯片制造商不斷突破性能與微型化的極限,確保組件間信號的純凈性與可靠性面臨著前所未有的巨大挑戰。對于需要應對信號完整性與電源完整性復雜問題的工程師而言,深入理解這些挑戰的細微差異,是設計出高效、可靠
    的頭像 發表于 12-26 09:51 ?328次閱讀
    Cadence工具如何解決<b class='flag-5'>芯</b><b class='flag-5'>粒</b>設計中的信號完整性挑戰

    科技榮獲2025年上市公司董事會辦公室優秀實踐案例

    近日,中國上市公司協會正式發布“上市公司董辦最佳實踐案例征集活動”評選結果,國科技獲評“2025年上市公司董事會辦公室優秀實踐”。此次榮譽的獲得是監管機構與資本市場對國
    的頭像 發表于 12-15 11:39 ?449次閱讀
    國<b class='flag-5'>芯</b>科技榮獲2025年上市公司董事會辦公室優秀<b class='flag-5'>實踐</b>案例

    長電科技榮獲2025年上市公司可持續發展最佳實踐案例

    近日,長電科技榮獲中國上市公司協會頒發的“2025年度上市公司董事會最佳實踐案例”“2025年上市公司可持續發展最佳實踐案例”兩項大獎,彰顯市場對長電科技公司治理,踐行ESG可持續發展
    的頭像 發表于 12-10 10:34 ?556次閱讀
    長電科技榮獲2025年上市公司可持續發展<b class='flag-5'>最佳</b><b class='flag-5'>實踐</b>案例

    思瑞浦獲評“2025年上市公司董事會最佳實踐案例”

    喜訊11月18日,中國上市公司協會發布“2025年上市公司董事會最佳實踐案例評選榜單”。思瑞浦憑借在董事會運作及董事會創新特色等方面的優秀表現,獲評“2025年上市公司董事會最佳實踐
    的頭像 發表于 11-18 16:33 ?1274次閱讀
    思瑞浦獲評“2025年上市公司董事會<b class='flag-5'>最佳</b><b class='flag-5'>實踐</b>案例”

    UCIe協議代際躍遷驅動開放生態構建

    在芯片技術從 “做大單片” (單片SoC)向 “小芯片組合” (式設計)轉型的當下,一套統一的互聯標準變得至關重要。UCIe協議便是一套芯片互聯的 “通用語言”。
    的頭像 發表于 11-14 14:32 ?1274次閱讀
    UCIe協議代際躍遷驅動開放<b class='flag-5'>芯</b><b class='flag-5'>粒</b>生態構建

    元智榮獲2025金輯獎最佳技術實踐應用獎

    2025年蓋世汽車第七屆“金輯獎”揭曉,愛元智憑借全球化輔助駕駛芯片M57系列榮獲“最佳技術實踐應用獎”。
    的頭像 發表于 11-02 09:17 ?710次閱讀

    借助Arm技術構建計算未來

    。這樣的轉變讓行業聚焦實現的探討,而將由定制化工程項目轉向可擴展行業實踐則必須從以下三大關鍵領域談起。
    的頭像 發表于 09-25 17:18 ?1191次閱讀

    奇異摩爾助力OISA全向智感互聯IO技術白皮書發布

    提供商,奇異摩爾憑借其在領域的深厚技術積累與產業實踐,多方位貢獻于該白皮書的撰寫與關鍵技術路徑的梳理工作。
    的頭像 發表于 09-23 15:55 ?1993次閱讀
    奇異摩爾助力OISA全向智感互聯IO<b class='flag-5'>芯</b><b class='flag-5'>粒</b>技術白皮書發布

    技術的專利保護挑戰與應對策略

    本文由TechSugar編譯自SemiWiki在半導體行業中,許多產品由獨立制造和分銷的組件組裝而成,這一特點為商業專利保護帶來了特殊考量。而(Chiplet)的出現,則打破了這種傳統模式,它所
    的頭像 發表于 09-18 12:15 ?1017次閱讀
    <b class='flag-5'>芯</b><b class='flag-5'>粒</b>技術的專利保護挑戰與應對策略

    技術資訊 I 基于(小晶片)的架構掀起汽車設計革命

    的通信能力的支持,以提升車輛性能、舒適性和安全性。芯片行業的關鍵進展之一是(小晶片)技術的橫空出世。(小晶片)具有靈活、可擴展且經濟高效的特點,能將多種技術集
    的頭像 發表于 09-12 16:08 ?671次閱讀
    技術資訊 I 基于<b class='flag-5'>芯</b><b class='flag-5'>粒</b>(小晶片)的架構掀起汽車設計革命

    微電子所在集成電遷移EDA工具研究方向取得重要進展

    隨著高性能人工智能算法的快速發展,(Chiplet)集成系統憑借其滿足海量數據傳輸需求的能力,已成為極具前景的技術方案。該技術能夠提供高速互連和大帶寬,減少跨封裝互連,具備低成本、高性能等顯著
    的頭像 發表于 09-01 17:40 ?693次閱讀
    微電子所在<b class='flag-5'>芯</b><b class='flag-5'>粒</b>集成電遷移EDA工具研究方向取得重要進展

    科技亮相第三屆開發者大會

    在剛剛于無錫圓滿落幕的第三屆開發者大會——這場匯聚全球頂尖芯片企業、科研機構及產業鏈專家的盛會上,行科技作為國內Signoff領域的領軍企業,受邀發表了主題演講《面向3DIC的S
    的頭像 發表于 07-18 10:22 ?955次閱讀

    2.5D/3D集成技術研究現狀

    面向高性能計算機、人工智能、無人系統對電子芯片高性能、高集成度的需求,以 2.5D、3D 集成技術為代表的先進封裝集成技術,不僅打破了當前集成芯片良率降低、成本驟升的困境,也是實現多種類型、多種材質、多種功能集成的重要手段。
    的頭像 發表于 06-16 15:58 ?1820次閱讀
    多<b class='flag-5'>芯</b><b class='flag-5'>粒</b>2.5D/3D集成技術研究現狀

    科技登場 COMPUTEX 2025,聚焦互連解決方案

    進行參觀。首次亮相COMPUTEX的奎科技(MSquare Technology)帶來了其面向AI SoC架構的互連產品ML100 IO Die,展示其在Chiplet集成與高速
    的頭像 發表于 05-26 17:04 ?778次閱讀
    奎<b class='flag-5'>芯</b>科技登場 COMPUTEX 2025,聚焦<b class='flag-5'>芯</b><b class='flag-5'>粒</b>互連解決方案

    天馬榮獲新財富雜志“2024 ESG最佳實踐獎”

    天馬可持續發展?ESG表現再獲認可,上榜2024年新財富雜志最佳上市公司評選“ESG最佳實踐榜單”。
    的頭像 發表于 05-21 14:43 ?942次閱讀