近一年多來，DRAM芯片制造商為爭奪高帶寬內(nèi)存（HBM）市場份額，展開了激烈的研發(fā)競賽。這股競爭浪潮隨著存儲器市場的持續(xù)升溫，逐漸擴展到NAND閃存領(lǐng)域，特別是針對人工智能個人電腦（AI PC）及數(shù)據(jù)中心優(yōu)化的新一代產(chǎn)品，其開發(fā)步伐顯著加快。

據(jù)ETNews最新報道，SK海力士正引領(lǐng)NAND閃存技術(shù)的新一輪飛躍，致力于研發(fā)超過400層的NAND閃存芯片，并計劃在2025年底前實現(xiàn)大規(guī)模生產(chǎn)的就緒狀態(tài)。為實現(xiàn)這一目標(biāo)，SK海力士正攜手其供應(yīng)鏈伙伴，共同攻克400層及以上NAND閃存所需的高級工藝技術(shù)和生產(chǎn)設(shè)備難題。隨著混合鍵合技術(shù)的突破性應(yīng)用，預(yù)計將有更多材料和組件供應(yīng)商加入到這一新興供應(yīng)鏈中，共同推動行業(yè)發(fā)展。

回顧去年，SK海力士在2023閃存峰會上大放異彩，首次亮相了全球首款321層NAND閃存產(chǎn)品，標(biāo)志著其成為業(yè)界首個突破300層技術(shù)壁壘的制造商。這款采用PUC（PeriUnderCell）技術(shù)的1Tb TLC 4D NAND閃存，通過創(chuàng)新地將外圍控制電路置于存儲單元下方，有效縮減了芯片體積，提升了空間利用效率。

展望未來，SK海力士在400層及以上NAND閃存項目的策略上采取了更為激進(jìn)的路徑。不同于現(xiàn)有的321層設(shè)計，公司計劃采用兩塊晶圓分別制造外圍電路與存儲單元，隨后利用先進(jìn)的W2W（晶圓對晶圓）混合鍵合技術(shù)，將兩者精密結(jié)合成完整的NAND閃存芯片。這一策略與鎧俠和西部數(shù)據(jù)合作的CBA（CMOS directly Bonded to Array）技術(shù)有異曲同工之妙，均展現(xiàn)了半導(dǎo)體制造領(lǐng)域的高度創(chuàng)新與合作精神。

SK海力士還表達(dá)了其加速NAND閃存技術(shù)迭代的雄心，力求將新產(chǎn)品的發(fā)布周期縮短至僅1年，遠(yuǎn)低于業(yè)界普遍的1.5至2年周期，這無疑將對整個NAND閃存市場產(chǎn)生深遠(yuǎn)影響，推動技術(shù)進(jìn)步與市場需求的快速響應(yīng)。