2023 DVCon China 將于9月20日在上海淳大萬麗酒店舉行。思爾芯受邀出席此次會議,并將深度探討思爾芯的產品和技術,如何協助用戶加速SoC設計。在本次會議上,思爾芯研發中心副總裁陳正國先生將分享如何面對當前先進的SoC設計和驗證的挑戰。目前先進SoC設計通常涉及多個處理核心,如CPU、GPU和NPU,以及復雜的系統連接方式。這樣的復雜性帶來了多重設計驗證挑戰。驗證過程需要在多個階段進行:包括單個IP(知識產權)模塊、整體系統、固件和軟件等。每個階段都有其自己的一套驗證方法,同時還需要考慮邏輯規模、電能效率、高速數據通信和調試策略。
為了更高效地進行系統級驗證,思爾芯通過架構設計工具“芯神匠”,軟件仿真工具“芯神馳”,硬件仿真工具“芯神鼎”,在國內市場占據主導地位的原型驗證工具“芯神瞳”,以及提供全面支持的EDA云,提高設計驗證的全面性,加速產品上市周期。
演講信息
時間09月20日(周三)題目Heterogeneous Verification to Accelerate the Innovative SoC Design異構驗證加速先進SoC設計
演講人思爾芯副總裁陳正國
陳正國先生是一位高級產品研發專家,目前擔任思爾芯副總裁,主要負責產品和項目管理。陳正國先生在ASIC/SoC原型設計和EDA領域擁有超過15年的經驗,自2009年加入思爾芯以來,一直專注于原型驗證系統和EDA 軟件解決方案的研究、規范開發、項目管理和產品推廣,主導了多代原型驗證解決方案的成功和快速發展。
我們期待您的光臨,共同探討和推動電子設計自動化行業的未來發展。
-
處理器
+關注
關注
68文章
20250瀏覽量
252216 -
cpu
+關注
關注
68文章
11277瀏覽量
224954 -
soc
+關注
關注
40文章
4576瀏覽量
229117 -
思爾芯
+關注
關注
0文章
150瀏覽量
1721
發布評論請先 登錄
思爾芯2025年度成果回溯:拓技術疆土,促軟硬升級,見生態成效
思爾芯、MachineWare與Andes晶心科技聯合推出RISC-V協同仿真方案,加速芯片開發
思爾芯邀您共聚 FPT 2025,賦能可編程技術新未來
Cadence受邀參加IP SoC China 2025
創“芯”舞臺!思爾芯邀您挑戰2025 EDA精英賽
2025 RISC-V中國峰會|思爾芯以數字EDA賦能產業生態,加速商業創新
思爾芯攜手Andes晶心科技,加速先進RISC-V 芯片開發
思爾芯邀您共聚 2023 DVCon China,深度探討如何加速SoC設計
評論