動態

• 發布了文章 2025-12-17 18:04

  獲大灣區基金和華大九天投資，思爾芯邁入國產EDA發展新征程

  

  在加速構建自主可控集成電路產業體系的背景下，數字EDA工具鏈的完整性已成為關鍵。上海思爾芯技術股份有限公司（以下簡稱“思爾芯”）近日獲得來自粵港奧大灣區科技創新產業投資基金（以下簡稱“大灣區基金”）和北京華大九天科技股份有限公司（以下簡稱“華大九天”）的聯合投資。此次“產業龍頭+戰略資本”的聯合投資，旨在通過資本紐帶深化產業協同，共同推動國產數字EDA加速發

  eda 思爾芯

  172瀏覽量

• 發布了文章 2025-12-15 17:38

  開放協作，共筑生態——思爾芯參與上海開放處理器產業創新中心開業儀式暨RISC-V專利聯盟專利池入池儀式

  

  在推動芯片產業自主創新、構建開放協作生態的背景下，上海開放處理器產業創新中心（SOPIC）于2025年12月12日在上海張江正式舉辦開業儀式。同期舉行的RISC-V專利池入池儀式上，思爾芯作為首批入池企業之一，由總裁林鎧鵬代表公司參加入池簽約儀式，將指定專利納入專利池，標志著思爾芯在共建開放、安全、協同的RISC-V生態中邁出新的一步。上海開放處理器產業創新

  RISC-V 處理器 思爾芯

  854瀏覽量

• 發布了文章 2025-12-10 17:06

  思爾芯榮登“國產EDA工具口碑榜”，以“芯神瞳”原型驗證解決方案賦能芯片創新

  

  近日，在中國電子報公布的“國產EDA工具口碑榜”中，思爾芯的“芯神瞳”原型驗證解決方案，憑借其卓越的技術性能和廣泛的市場認可，成功進入榜單。這一殊榮不僅是行業對思爾芯技術實力的肯定，更是對國產EDA工具在大規模芯片驗證領域應用的生動體現。芯神瞳三大核心優勢構筑完整驗證方案：配備完整工具鏈，極大提升驗證效率配備全自動原型編譯軟件、協同仿真軟件和全新的RTL編譯

  eda 思爾芯 芯片

  1.2k瀏覽量

• 發布了文章 2025-11-25 09:57

  思爾芯邀您共聚 FPT 2025，賦能可編程技術新未來

  

  技術先鋒，再啟新程！思爾芯將亮相12月2日至5日的2025年國際現場可編程技術大會（FPT），與全球頂尖專家學者及行業伙伴，共同探索可編程技術的前沿發展與應用創新。FPT是亞太地區最具影響力的現場可編程技術盛會，聚焦可重構計算設備與系統、現場可編程器件等關鍵領域。FPT不僅是技術交流的平臺，更是推動產學研深度融合、激發創新靈感的重要契機。思爾芯作為國內首家數

  eda 可編程 思爾芯

  362瀏覽量

• 發布了文章 2025-11-21 15:57

  思爾芯全系數字EDA產品亮相ICCAD 2025，以硬件加速賦能芯片設計創新

  

  2025年12月21日，ICCAD2025在成都中國西部國際博覽城圓滿落幕。這場中國集成電路行業的年度盛會吸引了國內頂尖企業與專家齊聚一堂，充分展現了產業發展的蓬勃活力。在這場引領行業的科技盛宴中，思爾芯（S2C）的展臺無疑是焦點之一——其全系數字EDA產品與多項硬核生態合作成果，為現場觀眾帶來了一場關于芯片驗證的深度體驗。全面展示，軟硬實力協同并舉在本次展

  eda 思爾芯 芯片設計

  1.6k瀏覽量

• 發布了文章 2025-11-19 11:10

  思爾芯原型驗證系統助力昆明湖V2成功啟動GUI OpenEuler

  

  近日，開芯院團隊同思爾芯（S2C）在新一代原型驗證系統S8-100上成功完成對雙核RISC-V處理器“昆明湖V2”的關鍵系統驗證工作。在驗證過程中，“昆明湖V2”在思爾芯S8-100平臺上以50MHz的速度啟動GUIOpenEuler24.03，并支持LibreOffice辦公軟件及經典游戲《DOOM》等應用。這一成果標志著香山處理器驗證工作迎來了重要里程碑

  GUI SoC設計 思爾芯

  470瀏覽量

• 發布了文章 2025-11-10 11:30

  思爾芯亮相2025進博會，以數字EDA解決方案賦能產業創新

  

  在2025年中國國際進口博覽會上，思爾芯位于臨港展示區的展臺接待眾多訪客。作為數字EDA領域的代表性企業，思爾芯集中展示了其在芯片設計驗證領域的一系列前沿技術與創新成果，吸引了眾多海內外專業觀眾駐足交流。01進博會展出亮點思爾芯此次展出內容包括架構設計、軟件仿真、硬件仿真、原型驗證和驗證云服務等工具，展現了其為人工智能、高性能計算、圖像處理等數字電路設計實現

  eda 思爾芯 芯片設計

  1.7k瀏覽量

• 發布了文章 2025-10-22 10:28

  FPGA原型驗證實戰：如何應對外設連接問題

  

  在芯片設計驗證中，我們常常面臨一些外設連接問題：速度不匹配，或者硬件不支持。例如運行在硬件仿真器或FPGA原型平臺上的設計，其時鐘頻率通常只有幾十MHz，甚至低至1MHz以下；而真實世界中的外設與協議（如PCIe、高速以太網等）運行在幾百兆以上。如此巨大的速度鴻溝，使得將它們直接相連幾乎不可行。針對速度不匹配，核心解決方案是引入降速橋（SpeedAdapto

  FPGA PCIe 芯片設計

  296瀏覽量

• 發布了文章 2025-09-24 10:46

  【喜報】芯神瞳原型驗證解決方案榮膺工博會“集成電路創新成果獎”

  

  在9月23日開幕的2025中國國際工業博覽會上，數字EDA解決方案提供商思爾芯（S2C）憑借其明星產品——芯神瞳原型驗證解決方案，成功摘得博覽會“集成電路創新成果獎”。這一榮譽不僅是對思爾芯技術創新實力的高度認可，也是對其多年來為集成電路產業高質量發展所做貢獻的充分肯定。二十年技術積淀，成就行業標桿芯神瞳原型驗證系列產品是思爾芯最早推出的數字EDA工具，至今

  工博會 集成電路 驗證

  698瀏覽量

• 發布了文章 2025-09-18 10:08

  利用事務級加速實現高速、高質量的RISC-V驗證

  

  引言RISC-V架構以其開放性和高度可定制的特性，正在重塑處理器設計格局。然而，這種靈活性也帶來了顯著的驗證挑戰，使其驗證復雜度遠超傳統固定架構處理器。RISC-V的驗證難點主要體現在四個方面：首先，微架構靈活性極大增加了驗證復雜性。不同的內存層次設計、流水線結構以及功耗時序約束，使得驗證空間呈指數級擴張。其次，自定義指令集顯著擴大了驗證范圍。每條新增指令都

  ISA RISC-V 處理器

  1.8k瀏覽量