在上周剛剛結束的DVcon China會議上，本土EDA企業英諾達攜其EnAltius昂屹 CDC(ECDC)跨域檢查工具亮相，并發表主題演講《Enhancing CDC tool to deliver complete CDC solutions for advanced IC design》。該工具通過創新算法與全流程覆蓋能力，為高性能芯片設計提供完整的CDC驗證解決方案，顯著提升復雜多時鐘域設計的可靠性與驗證效率。

主題：增強CDC工具以交付完整的CDC解決方案

演講人：Ivan Qiu

盡管時鐘域交叉(Clock Domain Crossing, CDC)是一個老生常談的問題，但在當今超大規模系統級芯片(SoC)設計中，CDC已成為影響芯片功能正確性和可靠性的核心問題。隨著芯片工藝節點不斷向深亞微米演進，設計規模和復雜度呈現指數級增長，單芯片集成上百個異步時鐘域的場景已屢見不鮮。這種多異步時鐘域架構雖能有效實現功耗與性能的平衡，卻帶來了復雜的跨時鐘域信號交互難題，使得CDC設計驗證成為決定芯片成敗的關鍵環節。

異步時鐘域間的信號傳遞面臨的風險，歸根結底是因為異步時鐘沒有固定的相位關系，導致無法進行時序收斂。其中當信號跨越不同頻率或相位的時鐘域時，接收寄存器不滿足建立和保持時間就會進入亞穩態(Metastability), 這種介于邏輯"0"和"1"之間的不確定狀態不僅會導致其驅動的邏輯單元功耗變大，而且會導致亞穩態驅動的多個邏輯單元由于網絡上不同的電阻電容值而觀測到不同的狀態，從而導致系統級功能錯誤。

使用多級寄存器打拍的結構是解決亞穩態的經典結構，其同步后的信號可有效抑制亞穩態。通過對亞穩態所導致的MTBF(平均失效時間)分析，亞穩態的產生始終是一個概率事件，無法被徹底消除。然而在絕大多數工藝下，兩級寄存器同步的結構可以將MTBF提升至幾十年以上，但設計者依然期望能夠進一步提升MTBF。通過分析計算MTBF的參數構成，盡可能將同步所使用的兩個寄存器布局在相近位置，就可以顯著提高MTBF，因此如何產生這樣一套指導布局布線工具使用的約束文件成為了設計者的需求。

CDC檢查和靜態時序分析STA就像兩條并行的軌道，CDC檢查異步時鐘的路徑，STA檢查同步時鐘域的路徑。然而CDC與STA并不是沒有交集，CDC的一些結構仍然需要STA的保證，比如使用有效同步信號Qualifier的同步結構，使用格雷碼進行多比特位總線同步的結構。他們依然需要時序約束文件來進行時序收斂從而保證CDC結構的功能。通常這樣的時序文件由富有經驗的設計者手動編寫， 存在引入錯漏的可能，給芯片帶來巨大的風險。

當今SoC設計中的大量跨時鐘域的處理使得CDC的違例可能數以十萬計，人工檢查分析所有的違例已經變得越來越不可能完成，使用SVA (System Verilog Assertion) 仿真來輔助進行CDC的檢查已經成為一個勢在必行的環節。一個完整的CDC解決方案不僅需要靜態驗證工具來檢測出所有的跨時鐘域風險，而且需要在仿真，時序收斂，布局布線等環節上來保證CDC的功能和可靠性。英諾達的EnAltius CDC(ECDC)跨域檢測工具采用了自研的基于邏輯的檢測算法，具有高精確率，高性能，易使用的特點。作為一款靜態驗證工具，ECDC是CDC檢測的第一道也是最重要的防線，可在設計早期規避風險，而且工具可以覆蓋百億門級設計的CDC問題。

不止于此，致力于提供更完整的CDC解決方案，ECDC在現有跨時鐘域檢測基礎上，未來將能夠輸出一整套與設計相適應的設計約束文件，仿真SVA文件，實現從問題定位到驗證閉環的一站式服務，助力客戶應對日益復雜的異步設計挑戰。

關于DVcon China

DVCon China是在中國舉辦的集成電路相關的高技術會議，探討集成電路和電子系統設計與驗證中的標準語言、工具與方法學。由Accellera Systems Initiative主辦，DVCon已成功舉辦了超過20年。入會者主要來自電子系統設計師、集成電路設計師和FPGA專家，也包括EDA工具研究與開發工程師、IP系統集成專家。

關于英諾達

英諾達(成都)電子科技有限公司是一家由行業頂尖資深人士創立的本土EDA企業，公司堅持以客戶需求為導向，幫助客戶實現價值最大化，為中國半導體產業提供卓越的EDA解決方案。公司的長期目標是通過EDA工具的研發和上云實踐，參與國產EDA完整工具鏈布局并探索適合中國國情的工業軟件上云的路徑與模式，賦能半導體產業高質量發展。公司的主營業務包括：EDA軟件研發、IC設計云解決方案以及IC設計服務。