7月16日至19日，2025 RISC-V中國峰會在上海舉行。作為RISC-V生態深度參與者和重要推動者，思爾芯在峰會期間表現亮眼：不僅于展區展示最新數字EDA解決方案，并與開芯院、玄鐵、Andes晶心科技等核心伙伴聯合呈現合作成果；同時，公司副總裁陳英仁出任EDA分論壇副主席，資深工程師楊德豪也在該論壇發表技術演講，分享加速RISC-V商業落地的實踐與洞見。

賦能RISC-V落地創新

思爾芯憑借廣泛的數字EDA產品組合，為RISC-V產業鏈提供多樣化解決方案，覆蓋從IP驗證到系統級驗證需求。合作覆蓋RISC-V主流廠商，公司深度協同主流RISC-V廠商，定制專屬方案加速產品開發，賦能差異化創新。

在本次峰會上，思爾芯的驗證工具在多元場景中展現卓越性能。不僅現場演示了香山圖形化CPU案例，更是公布了其最新一代原型驗證系統S8-100在香山昆明湖16核RISC-V處理器+NoC互聯系統的復雜驗證流程應用成果。并在香山開源社區大會上被授予“戰略貢獻伙伴”榮譽。同時，玄鐵R908高能效比、高實時性處理器在S7-19P邏輯系統上流暢運行，實時演示效果驗證了其低延時與高可靠性。Andes晶心科技64位RISC-V矢量處理器IP核AX45MPV，在S8-100邏輯系統上透過ACE框架高效運行Linux操作系統及大語言模型。這些實踐印證了思爾芯以靈活、高效的數字EDA工具，持續推動RISC-V商業創新落地。

定義RISC-V驗證新范式

RISC-V驗證接口(RVVI)為指令集架構(ISA)合規性與功能正確性驗證提供了標準化框架。然而，隨著定制化擴展帶來的設計復雜度提升，RVVI依賴的傳統仿真驗證方法已顯現瓶頸—限制執行速度、調試可視性及系統級驗證的可擴展性。

在18日的EDA分論壇上，思爾芯楊德豪帶來了題為《基于事務的加速技術在RISC-V高速高質量驗證中的應用》分享。本次演講闡述如何通過基于事務的加速技術(TBA)增強RVVI能力，借助虛擬原型與硬件仿真(如思爾芯的芯神匠和芯神鼎)的協同仿真，實現高速高質量的驗證流程。通過將RVVI測試場景解耦為可重用的事務流，證明TBA既能保持RVVI的合規檢查能力，又可加速系統級驗證。

思爾芯副總裁陳英仁表示 “基于在RISC-V驗證領域多年的技術積累，思爾芯持續推動自身產品與生態協同進化。未來我們將進一步深化與生態伙伴的協同創新，共同拓展多元化應用場景，加速RISC-V技術從底層驗證到商業落地的突破。”