国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

芯片也能“開天眼”?新思科技攜手臺積公司實現SLM PVT監控IP流片

新思科技 ? 來源:未知 ? 2023-07-11 17:40 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

開發復雜芯片時,無論是單片SoC還是Multi-Die系統,都需要克服更大的工藝、電壓和溫度(PVT)挑戰,尤其是在采用先進節點時。為了提高性能和可靠性,片內PVT監控器已成為這些芯片中必不可少的“耳目”。


新思科技一直走在芯片監控解決方案的前沿,而這些解決方案是新思科技芯片生命周期管理(SLM)系列的一部分。最近,新思科技在臺積公司N5和N3E工藝上完成了PVT監控IP測試芯片的流片。這是一個里程碑式的成功。從此,那些準備在這些先進節點上進行設計的開發者都可以從中受益。臺積公司N3E工藝擴展了代工廠的3nm工藝家族,帶來了更優的功耗、性能和產量,非常適合人工智能、高性能計算和移動通訊等應用中常見的計算密集型工作負載。臺積公司N5工藝基于FinFET技術,與N7工藝相比,其速度提高約20%,功耗降低約40%。


新思科技SLM PVT監控IP目前已被全球140多家客戶所采用,實現了600多項設計,可用于28nm至3nm工藝。IP本質上對工藝和制造技術很敏感,因此實現經驗證的芯片性能是與芯片制造商建立信任的重要一環。經驗證的IP可以縮短設計周期和節省成本。本文將進一步介紹監控IP如何助力提高芯片性能。


通過監控內部情況優化芯片健康狀況


晶體管密度的增大、Multi-Die系統的出現以及對于突破芯片性能邊界的追求等,都要求在整個芯片生命周期(從設計階段到現場應用階段)中監控PVT參數。此類監控的輸出結果可帶來深入的見解,從而激勵芯片開發者采取行動來優化芯片健康狀況,因而PVT監控對于先進節點半導體器件(例如具有FinFET和全環繞柵極(GAA)晶體管的器件)實現可靠操作和出色性能至關重要。


片內PVT子系統解決方案由多個片內監控器組成,這些監控器分別用于工藝檢測、電壓監控和溫度傳感。通過嵌入式監控IP可以了解所有這些方面的情況。PVT監控器的數據會輸入中央管理中心(PVT控制器),并可通過標準接口進行訪問。中央管理中心可根據客戶不同的應用進行不同的配置,并集成到芯片的設計流程和架構中。


PVT監控是SLM的一個重要組成部分,其作用在半導體領域正變得越來越突出。Multi-Die系統中的裸片采用異構集成方式,這使廠商更加關注芯片的互連方式,也更加重視如何確保一個裸片的電壓不會影響到封裝內與之相鄰的其他裸片。此外,監控對于單片SoC也很重要,尤其是在較小的工藝節點中,監控器可以標記互連中的IR壓降等問題。


如今的芯片制造遭遇到了眾多挑戰,其中包括:

  • 多熱點

  • 壓降

  • 制成變異性

  • 工作負載難以預測

  • 供電不確定(太多或不足)


工藝檢測器可以協助評估和監控芯片的速度,不管是從一個裸片到另一個裸片的速度,還是跨越大裸片時的速度。所收集的數據將有助于深入了解芯片老化,并可用于電壓/時序分析、動態電壓頻率調整優化以及速度分組。電壓監控器可測量多域電源電壓和/或IR壓降,以驗證和優化器件的功耗分布網絡,尤其是當器件面臨任務模式工作負載的壓力時。溫度傳感器能夠嚴格控制器件的熱活動。


經過質量認證的芯片IP


新思科技SLM PVT監控IP可用于多種用途,包括實時熱譜圖、能量/功耗優化以及用于性能增強的芯片評估等。此外,該IP還通過了TSMC9000計劃的認證,后者為臺積公司IP聯盟計劃(臺積公司開放創新平臺(OIP)的一個關鍵部分)的成員定義了一套精簡版的IP質量評估標準。隨著臺積公司N5和N3E工藝的成功流片,新思科技將能夠與客戶一起分享有用的流片后特征分析報告。


下面一個例子可以體現出SLM PVT監控IP的工作方式。比如在AI用例中,由于工作負載很多,該芯片面臨著嚴峻的熱挑戰,其功耗分布和IR壓降均非常高。高功耗反過來又限制了性能,增加了運營費用和碳排放。SLM PVT監控IP可以提高該AI芯片的多核利用率,通過將監控器放置在熱點附近,并憑借優化的性能功耗比和保持關鍵邏輯運算的算力供應裕量,更好地管理熱不可預測性。


再來看一個由采用不同制程節點的裸片組成的Multi-Die系統。在這方面,制程變異性產生了影響,熱問題也是如此。片上監控能夠指示哪些裸片在變熱并提供實際溫度。這樣一來,開發者便可以采取有意義的行動,例如降低電壓、減慢時鐘速度,甚至讓某個區域休眠一段時間。


更完整的新思科技SLM系列產品則可解決多方面的挑戰,包括規模和系統復雜性、不斷演變的封裝技術,以及不斷增加的工作負載等。這些產品建立在充分的片內可觀察性、分析和集成自動化的基礎之上。為了在器件生命周期的每個階段改善芯片健康狀況和運行指標,這些產品會收集有意義的數據,從設計到生產再到測試和現場操作,提供連續分析和具有可行性的反饋。


在設計和現場應用之間形成閉環


芯片制造商再也不能對芯片內部的情況一無所知。片內可見性和洞察都是關鍵的工具,有助于優化半導體生命周期的每個階段,并最終優化芯片質量。PVT監控加上全方位的SLM技術為開發者提供了一種準確高效的方式來了解芯片的內部和外部狀況。











原文標題:芯片也能“開天眼”?新思科技攜手臺積公司實現SLM PVT監控IP流片

文章出處:【微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 新思科技
    +關注

    關注

    5

    文章

    956

    瀏覽量

    52894

原文標題:芯片也能“開天眼”?新思科技攜手臺積公司實現SLM PVT監控IP流片

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    芯動科技與雄立科技合作高性能100G網絡通信芯片一次成功

    近日,一站式IP芯片定制賦型領軍企業——芯動科技宣布,與國內全棧網絡通信芯片和解決方案提供商——雄立科技攜手合作的高性能100G網絡通信
    的頭像 發表于 02-05 09:46 ?592次閱讀
    芯動科技與雄立科技合作高性能100G網絡通信<b class='flag-5'>芯片</b>一次<b class='flag-5'>流</b><b class='flag-5'>片</b>成功

    思科技分享實現AI芯片一次成功的十大策略

    帶來錯失融資機會、產品上市延期以及由此導致的市場份額流失等嚴重后果。 隨著越來越多的芯片公司和初創企業投入到 AI 芯片開發中,一次成功
    的頭像 發表于 01-19 11:08 ?636次閱讀

    Cadence公司成功第三代UCIe IP解決方案

    為推動小芯片創新的下一波浪潮,Cadence 成功其第三代通用小芯片互連技術(UCIe)IP 解決方案,在臺
    的頭像 發表于 12-26 09:59 ?377次閱讀
    Cadence<b class='flag-5'>公司</b>成功<b class='flag-5'>流</b><b class='flag-5'>片</b>第三代UCIe <b class='flag-5'>IP</b>解決方案

    線性恒LED驅動芯片SLM510Aac-7G,輕松解決亮度不均難題

    在LED照明設計中,是否曾為驅動芯片的選型頭疼過?SLM510Aac-7G單通道線性恒LED驅動芯片,主打的15mA-150mA可調電流、24V寬電壓輸入以及高達98%的轉換效率。
    發表于 11-13 08:25

    思科技LPDDR6 IP已在臺公司N2P工藝成功

    思科技近期宣布,其LPDDR6 IP已在臺公司 N2P 工藝成功,并完成初步功能驗證。這
    的頭像 發表于 10-30 14:33 ?2010次閱讀
    新<b class='flag-5'>思科</b>技LPDDR6 <b class='flag-5'>IP</b>已在臺<b class='flag-5'>積</b><b class='flag-5'>公司</b>N2P工藝成功<b class='flag-5'>流</b><b class='flag-5'>片</b>

    思科技斬獲2025年公司開放創新平臺年度合作伙伴大獎

    思科技作為重要的合作伙伴,再次獲公司認可。在2025年
    的頭像 發表于 10-24 16:31 ?1247次閱讀

    思科技旗下Ansys仿真和分析解決方案產品組合已通過公司認證

    還就面向TSMC-COUPE平臺的AI輔助設計流程開展了合作。新思科技與公司共同賦客戶有效開展芯片
    的頭像 發表于 10-21 10:11 ?586次閱讀

    Cadence AI芯片與3D-IC設計流程支持公司N2和A16工藝技術

    楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布在芯片設計自動化和 IP 領域取得重大進展,這一成果得益于其與
    的頭像 發表于 10-13 13:37 ?2272次閱讀

    MediaTek采用電2納米制程開發芯片

    MediaTek 今日宣布,MediaTek 首款采用電 2 納米制程的旗艦系統單芯片(SoC)已成功完成設計(Tape out),
    的頭像 發表于 09-16 16:40 ?1099次閱讀

    Cadence基于電N4工藝交付16GT/s UCIe Gen1 IP

    我們很高興展示基于電成熟 N4 工藝打造的 Gen1 UCIe IP 的 16GT/s 眼圖。該 IP 一次
    的頭像 發表于 08-25 16:48 ?2035次閱讀
    Cadence基于<b class='flag-5'>臺</b><b class='flag-5'>積</b>電N4工藝交付16GT/s UCIe Gen1 <b class='flag-5'>IP</b>

    思科攜手是德科技推出AI驅動的射頻設計遷移流程

    思科技與是德科技宣布聯合推出人工智能(AI)驅動的射頻設計遷移流程,旨在加速從公司N6RF+向N4P工藝的遷移,以滿足當今要求嚴苛的無線集成電路應用對性能的需求。全新的射頻設計遷
    的頭像 發表于 06-27 17:36 ?1514次閱讀

    思科攜手公司開啟埃米級設計時代

    思科技近日宣布持續深化與公司的合作,為公司
    的頭像 發表于 05-27 17:00 ?1190次閱讀

    Cadence攜手公司,推出經過其A16和N2P工藝技術認證的設計解決方案,推動 AI 和 3D-IC芯片設計發展

    :CDNS)近日宣布進一步深化與公司的長期合作,利用經過認證的設計流程、經過硅驗證的 IP 和持續的技術協作,加速 3D-IC 和先進節點技術的
    的頭像 發表于 05-23 16:40 ?1852次閱讀

    芯片失敗都有哪些原因

    最近和某行業大佬聊天的時候聊到芯片失敗這件事,我覺得這是一個蠻有意思的話題,遂在網上搜集了一些芯片
    的頭像 發表于 03-28 10:03 ?2451次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>流</b><b class='flag-5'>片</b>失敗都有哪些原因

    思科攜手SEMI基金會推動芯片設計領域人才發展

    思科技與國際半導體產業協會基金會(SEMI 基金會)近日在新思科技總部宣布簽署一份諒解備忘錄(MoU),攜手推動半導體芯片設計領域的人才發展。
    的頭像 發表于 03-06 15:35 ?883次閱讀