極紫外光刻 (EUVL) 于 2019 年進入高級邏輯代工廠的大批量生產；動態隨機存取存儲器 (DRAM) 公司也對采用 EUVL 越來越感興趣，這要歸功于 ASML 非凡的奉獻精神和承諾，他將技術的極限推到了遠遠超出許多人認為可能的范圍。

正如大家所熟知，***下一個發展方向是引入High NA (0.55NA) EUVL，以實現低至 8nm 的半間距成像（half-pitch imaging）。

為了支持引入High NA EUVL，imec 和ASML 正在建立一個High NA EUV 實驗室，以滿足High NA 芯片制造商的早期開發需求。與此同時，我們正在與更廣泛的圖案化設備和材料供應商生態系統合作，以便能夠訪問 High NA 實驗室并準備 EUV 抗蝕劑材料、底層、干法蝕刻、光掩模、分辨率增強技術 (RET) 和計量技術。”

在imec看來，當前的首要任務是確保High NA 工具的可用性。ASML 和蔡司在集成所有模塊和光學元件方面取得了顯著進展。盡管已經為引入低 NA EUV 開發了許多與工藝相關的突破性解決方案，但仍需要進一步發展以有效引入High NA EUV。

除了High NA 工具之外，EUV 光刻膠開發仍然是 imec 與其生態系統合作伙伴的首要任務之一。High NA EUVL 的出現將進一步提高分辨率并減小特征尺寸，同時降低焦深。這當然會導致薄膜（film）厚度縮小，這需要實施新的光刻膠和underlayers，以優化蝕刻過程中的 EUV 吸收和圖案轉移。

此外，imec認為還需要推動隨機粗糙度（stochastic roughness）的持續改進，在極端情況下，甚至是 EUV 圖案光刻膠的失敗（patterned resists）——這是我們幾年前發現的一種現象。過去，光刻膠圖案化性能通過分辨率、線邊緣粗糙度 (LER) 或局部 CD 均勻性 (LCDU) 和靈敏度（也稱為 RLS 參數）來表示。今天，考慮到隨機因素的重要性，圖案化性能已經在早期開發階段通過第四個參數（失敗）進行評估，該參數反映了受隨機因素限制的工藝窗口尺寸。imec相信存，在減輕隨機失敗的解決方案由光刻膠系統誘導并擴大工藝窗口，同時降低劑量，他們打算與其合作伙伴一起在 High NA 實驗室展示這些新技術。

特征尺寸和光刻膠厚度的減小也會影響計量。除了打印性能外，尺寸的急劇收縮還有可能對準確度和精密度產生負面影響，從而影響計量和檢測性能。

同時，為了解決由傳統的多組分混合光刻膠系統引起的化學隨機性（即散粒噪聲以外的隨機性）帶來的擔憂，imec正在開發新型材料。例子是含金屬的光刻膠或單組分光刻膠。Imec 繼續幫助材料供應商開發新概念并評估污染風險和流程集成挑戰等關鍵問題。

新型High NA EUV 抗蝕劑系統不能在孤立的孤島中開發：需要與工程底層、新型硬掩模和高選擇性蝕刻工藝共同優化以獲得最佳性能。為了應對這一挑戰，imec 最近開發了一個新的工具箱來匹配抗蝕劑和底層的屬性。通過進行材料篩選、表面能匹配研究、材料物理表征和界面工程，旋涂或沉積底層薄膜可以與光刻膠一起開發，以實現具有優化的 LER、靈敏度和缺陷率的 EUV 圖案縮放。

此外，為了加速材料開發，imec建立了一個圖案化材料表征基礎設施，他們稱之為Attolab作為工具箱，以進一步了解光刻膠和underlayers在 EUV 曝光下的行為。今天，薄膜和疊層的吸收系數和層分辨結構特性可以通過輻射測量和反射測量進行研究，這些技術可供 Attolab 的合作伙伴使用。

為了支持下一代光刻，imec 正在探索以下技術。

一方面，光掩膜的開發正在進行幾項新的發展。如為了滿足降低 EUV 曝光劑量的要求，具有低 n 吸收劑的掩模正在被大量研究，因為它們在低曝光劑量下創建具有高對比度（或 NILS）的空氣強度分布。

imec還關注晶圓隨機性和掩模 3D 效應（即與掩模 3D 形貌相關的空間圖像失真）。晶圓級的隨機故障有很多來源，掩模可變性就是其中之一。為了解決這個問題，imec研究了哪些類型的掩模可變性（包括不同的粗糙度）更容易在晶圓級增加隨機性，目的是提出更新的掩模和blank規格。

此外，High NA EUVL ***將使用變形鏡頭，在 x 和 y 方向提供不相等的放大倍數。這種變形意味著在晶圓級進行場拼接，以實現與其他傳統光學光刻相同的晶圓場尺寸。晶圓場拼接在掩模級更加重視掩模場邊緣的質量和可能的緩解方案。

由于深入了解掩模與 EUV 照明的相互作用變得越來越重要， imec匯集了完整的掩模研發生態系統。并與其掩模和blank供應商一起，在 imec-ASML high NA EUV 實驗室和通過建模支持掩模創新（如新型吸收器）的工業化并探索掩模復雜性（如可變性或縫合）。

在imec看來，這些問題都不是引入High NA EUVL 的根本障礙。然而，為了順利、及時和經濟高效地引入具有最高性能的High NA EUV，主動應對這些挑戰并為生態系統的主要參與者提供有效的協作平臺至關重要。imec 和 ASML 圍繞第一臺High NA ***建立這個 High NA EUV 實驗室的主要動機是促進 High NA EUV 光刻技術的盡可能快的行業引入和提升。

那么，在未來兩到五年內，還有哪些其他發展會影響圖案化領域？

在imec看來，除了 EUVL 的創新之外，越來越多地使用三維的邏輯和存儲器新設備概念的興起也帶來了獨特的圖案化機會。

互補 FET (CFET) 是超越環柵 (GAA) 納米片的未來器件架構，它利用了將一個 FET 通道堆疊在另一個 FET 器件之上的概念。器件制造需要高縱橫比圖案化步驟來實現有源部分、柵極、源極/漏極凹槽以及中間線 M0A 接觸形成。此外，大量的材料凹陷例如金屬或電介質將是勢在必行的。包括自下而上沉積或區域選擇性沉積 (ASD) 在內的創新可以在降低 CFET 工藝復雜性方面發揮重要作用。

接下來，為了允許基于 CFET 的標準電池從 5 軌擴展到 4 軌，CFET 設備可能會與背面功率傳輸集成。這種新的布線方案將需要高縱橫比的通孔開口和自對準圖案，對柵極間隔物具有良好的選擇性。

在存儲空間中，DRAM 目前依靠一個又窄又高的電容器作為位單元。當縮放間距以增加密度時，電容器的橫向臨界尺寸 (CD) 將繼續縮小，并且需要將電容器制造得越來越高以保持電容恒定。這不僅會導致制造問題和產量損失，imen還預計 2D DRAM 會達到基本的材料極限。為了克服這些問題，正在考慮各種3D DRAM流程，并在模塊級別解決關鍵挑戰。

imec認為，我們很可能會看到半導體氧化物等新材料的引入，并輔之以使用幾種高縱橫比蝕刻和橫向凹槽步驟，這在很多方面都具有挑戰性。其次，用襯里、電介質和金屬填充垂直孔和橫向空腔預計至少與今天在 3D-NAND-Flash 技術中遇到的一樣具有挑戰性。

編輯：黃飛

?