對于 48V 電源系統(tǒng)中的 GaN FET 應(yīng)用，現(xiàn)有的一種方法是使用基于 DSP 的數(shù)字解決方案來實現(xiàn)高頻和高效設(shè)計。這在很大程度上是由于缺乏設(shè)計用于 GaN FET 的合適控制器的可用性。DSP 解決方案需要額外的 IC，這會增加額外的復(fù)雜性和挑戰(zhàn)。在本文中，作者介紹了一種與 GaN FET 兼容的模擬控制器，該控制器的材料清單數(shù)量很少，讓設(shè)計人員能夠以與使用硅 FET 相同的簡單方式設(shè)計同步降壓轉(zhuǎn)換器，并提供卓越的性能

眾所周知，與傳統(tǒng)的硅 FET 相比，氮化鎵 (GaN) FET 已展示出卓越的電路內(nèi)性能。由于 GaN FET 的高效率而產(chǎn)生的熱量更少，系統(tǒng)成本也可以大大降低。然而，構(gòu)建商用電源的公司在使用 GaN FET 進行大規(guī)模生產(chǎn)時面臨著一些挑戰(zhàn)。以下是我們從客戶那里聽到的一些示例：

“基于 GaN FET 的設(shè)計與我們對硅 FET 所做的完全不同。” （電源制造商）

“使用 GaN 需要數(shù)字控制，我們對此猶豫不決；設(shè)計模擬電路更容易，成本更低，而且我們知道該怎么做。” （電信公司）

“GaN FET 即將問世，而且意義重大。如果我們可以開始縮小散熱器尺寸，這將是一件大事，但問題是我們需要一個微控制器來配合它。” （家電廠商）

許多設(shè)計工程師已經(jīng)看到使用 GaN FET 的好處。然而，他們一直猶豫將 GaN 帶入實際設(shè)計，主要是由于設(shè)計復(fù)雜性。隨著 GaN FET 成本的降低，與硅 FET 相比較高的成本可以通過系統(tǒng)級節(jié)省來抵消。如果我們假設(shè)客戶永遠(yuǎn)是對的，那我們該如何幫助他們？

在瑞薩電子，我們正在 48V 系統(tǒng)中使用 100V GaN FET 來解決這個問題。本文將探討這種方法，以及解決客戶問題的方式與以前的方法完全不同。

自從開發(fā)了電話設(shè)備以來，電信和無線基礎(chǔ)設(shè)施應(yīng)用通常使用 48V 直流電源。近年來，數(shù)據(jù)中心和高端汽車系統(tǒng)也開始采用 48V，因為它仍然被認(rèn)為是安全的低壓，安全要求要低得多，但允許使用更小規(guī)格的電線，壓降最小。已發(fā)表多篇文章討論迅速興起的 48V 市場1。

5G AAU（有源天線單元）的典型電源樹圖如圖 1 所示。從系統(tǒng)的 -48V 輸入總線，有一個 DC/DC 轉(zhuǎn)換成數(shù)百瓦或千瓦級，將 -48V 轉(zhuǎn)換為 +28V，或+48V~+56V，饋入大功放陣列。轉(zhuǎn)換后的正電壓還可以創(chuàng)建 12V 或 5V 總線來為其他系統(tǒng)負(fù)載供電，例如時序/時鐘、內(nèi)存、ASIC/FPGA 等。（如果 -48V 已經(jīng)與主電源隔離，則不需要隔離，例如交流或可再生能源）。顯然，隨著 5G 市場的迅速崛起，在 AAU 和 BBU（基帶單元，未顯示）中有多個不同功率級別的 48V 轉(zhuǎn)換，具有巨大的市場潛力。投資于額定電壓為 80V 或 100V 的 GaN FET 以取代傳統(tǒng)的硅 FET 符合 GaN 制造商的最大利益。

在無線基礎(chǔ)設(shè)施應(yīng)用中采用 GaN 的一些潛在好處包括提高系統(tǒng)效率、最小化解決方案尺寸、降低電力成本和簡化熱管理。特別是對于 5G AAU，它甚至可以減輕系統(tǒng)重量，考慮到更分散且有時具有挑戰(zhàn)性的安裝，這一點非常重要。

圖 1：典型 5G AAU 電源樹圖（未顯示交流電源）

詳細(xì)的電源架構(gòu)取決于站點類型、覆蓋范圍、位置以及與電網(wǎng)或遠(yuǎn)程電源的距離。

先前發(fā)布的使用 GaN FET 方法的 48V 總線電源轉(zhuǎn)換參考設(shè)計來自最著名的 GaN FET 公司之一，高效電源轉(zhuǎn)換 (EPC)，EPC9143（如圖 2 所示）。整個設(shè)計是開源的2。

該參考設(shè)計基于行業(yè)標(biāo)準(zhǔn)的 1/16磚轉(zhuǎn)換器占位面積，可根據(jù)兩相交錯配置從 18V 輸入轉(zhuǎn)換為 60V，并轉(zhuǎn)換為額定電流為 25A 的 12V 輸出。除了 EPC GaN FET 之外，該設(shè)計還使用了 16 位數(shù)字控制器，運行頻率為 500kHz，并提供 >95% 的峰值效率（該控制器具有 DSP 內(nèi)核和額外的模擬部分，為簡單起見，我們將其稱為 DSP文章）。

圖 2：帶有 DSP 控制器的 EPC9143 參考設(shè)計，頂部和底部

雖然這種設(shè)計無疑提供了非常令人印象深刻的性能，但我們的團隊注意到它還使用了六個其他集成電路 (IC)，如圖 2 參考設(shè)計所示。

使用許多數(shù)字電源控制器，用戶可以靈活地重新編程輸出電壓和保護閾值，并且可以添加其他所需的功能。然而，對于某些 48V 應(yīng)用，一旦設(shè)計確定，就不需要重新編程這些配置，因此控制調(diào)制器可以以模擬方式設(shè)計，與數(shù)字方式一樣有效。在瑞薩，我們開始考慮是否可以將 EPC9143 中所需的七顆 IC 組合并替換為僅使用一顆模擬 IC，并且仍能實現(xiàn)類似的性能。雖然 DSP 解決方案幾乎實現(xiàn)了 GaN FET 設(shè)計的最大潛力，而且效率遠(yuǎn)高于硅 FET，但以更簡單的 BOM 實現(xiàn)相同目標(biāo)將為客戶提供更高功率密度和更低解決方案成本的好處，這與效率同樣重要。

在簡化產(chǎn)品定義、IC 設(shè)計和全面驗證工作之后，瑞薩電子開發(fā)了一款 80V 雙同步降壓控制器，專門針對驅(qū)動 E 模式 GaN FET 進行了優(yōu)化，即 ISL81806（圖 3）。

圖 3：ISL81806 80V 雙輸出/兩相 GaN FET 控制器

ISL81806 使用兩相交錯式拓?fù)浣Y(jié)構(gòu)，可以并聯(lián)成多達六個交錯相來承受千瓦級負(fù)載，而無需外部數(shù)字控制來分配相位。

其他功能包括：

寬輸入電壓范圍：4.5V 至 80V – 允許電信應(yīng)用

寬 Vout 范圍：0.8V 至 76V

支持恒壓或恒流輸出

寬開關(guān)頻率：100Khz 至 2MHz

輕負(fù)載或強制 PWM 模式下的二極管仿真和突發(fā)模式

擊穿保護、OCP、OVP、OTP、UVP

每個輸出的獨立 EN 和軟啟動

針對增強型 GaN FET 優(yōu)化的柵極驅(qū)??動和死區(qū)時間

EPC 和 Renesas 開發(fā)了一種新的參考設(shè)計板4，稱為 EPC9157（圖 4）。它采用與圖 2 中的 DSP 解決方案相同的兩相交錯拓?fù)浜?1/16磚模塊外形尺寸進行設(shè)計。該板的額定輸入電壓、輸出電流和相同的 500kHz 頻率與 DSP 解決方案相同. （在本文發(fā)布時，此板可額定為 80V 輸入）。

圖 4：使用 ISL81806 和四個 GaN FET 的 EPC9157 EVB，僅模擬控制

基于 DSP 的 EVB 和基于模擬的 EVB 的效率如圖 5 所示，在峰值功率時非常接近。基于模擬的 EVB 具有更好的輕負(fù)載效率，部分原因是單個模擬控制器消耗的工作電流 (50μA) 比 DSP 解決方案所需的七個組合 IC 少，并且可以直接使用 12V 輸出作為 IC 電源的外部偏置。

圖 5：效率比較（左：使用 DSP 的 EPC9143，右：使用 ISL81806 的 EPC9157）

下面的圖 6 顯示了數(shù)字和模擬解決方案之間的主要 BOM 差異（省略了無源組件）。很明顯，模擬解決方案電路BOM非常簡單，只需要一個IC，不需要任何編程。

圖 6：BOM 差異

雖然 ISL81806 已經(jīng)提供了一流的效率、解決方案尺寸和物料清單尺寸，但在未來的修訂中仍有改進的空間。正如 GaN FET 技術(shù)在過去幾年中迅速發(fā)展一樣，瑞薩電子致力于定義和設(shè)計匹配控制器的團隊也面臨著新的挑戰(zhàn)和機遇。

未來發(fā)展可能帶我們進入的一些方向包括（但不限于）：

提高擊穿電壓

100V 可能是遠(yuǎn)程 AAU 以及板安裝磚電源模塊的首選，特別是對于具有長電纜的電信，以使其更加堅固。

更強和分離的柵極驅(qū)動

可能需要更強的柵極驅(qū)動器以獲得更高的效率。然而，這也帶來了非常快的 dV/dt，它有可能因任何非理想布局的大雜散電感產(chǎn)生的負(fù)電壓損壞 IC。可能需要單獨開啟/關(guān)閉以優(yōu)化開關(guān)速度，如參考文獻 5 中的 RAA226110 等分立 GaN 驅(qū)動器 IC。

優(yōu)化布局的小封裝

GaN 供應(yīng)商推薦不帶擴展引腳的 CSP 或 BGA 等小型封裝，以進一步降低系統(tǒng)雜散電感。但是，某些具有潛在惡劣環(huán)境部署的應(yīng)用程序不能接受 CSP 或 BGA 封裝。

IC工藝改進

IC 開關(guān)節(jié)點需要非常穩(wěn)健，才能在開關(guān)期間處理高 dV/dt > 200V/ns 和負(fù)電壓。內(nèi)部自舉二極管可能更喜歡接近零 Qrr 以啟用高頻。此類要求可能會挑戰(zhàn) IDM 或代工廠以改進其 IC 制造工藝。

對死區(qū)時間優(yōu)化的更多研究

出于安全目的，需要在高邊開關(guān)關(guān)閉和低邊開關(guān)打開之間留有一點死區(qū)時間。在死區(qū)時間期間，GaN FET 的“體二極管”功能傳導(dǎo)負(fù)載電流。GaN FET 具有獨特的“體二極管”模式，Qrr 為零，但正向壓降相當(dāng)大6. 因此，在死區(qū)時間期間，不僅導(dǎo)通損耗增加，而且自舉電容可能會過度充電，從而損壞頂部器件。為了優(yōu)化非常小的且仍然安全的死區(qū)時間，我們還必須考慮由于溫度和批量生產(chǎn)分布導(dǎo)致的 IC 和其他 BOM 參數(shù)偏移。像 ISL81806 這樣的 E-MODE 控制器使用針對 GaN FET 優(yōu)化的固定最小死區(qū)時間，EPC9157 EVB 設(shè)計有外部低成本保護電路，以避免自舉電容器過度充電。然而，這可能限制了實際的工作頻率。一些 DC/DC IC 供應(yīng)商添加了死區(qū)時間編程引腳或使死區(qū)時間數(shù)字可編程。無論哪種方式，這都將死區(qū)時間選擇的艱巨工作留給了電路設(shè)計人員，并且未來可能需要更智能的 IC 功能。

增加靈活性以適應(yīng)各種 GaN 技術(shù)

與普通硅 FET 不同，各種 GaN FET，甚至所有基于增強模式的 FET 都可能具有完全不同的設(shè)計。例如，推薦的柵極電壓在制造商6之間可能存在很大差異，并且由于它們需要在不同的 OVP 水平下受到保護而成為問題。除了未來提供的其他可能變量之外，柵極驅(qū)動電壓可能需要可編程。

GaN FET 前景光明，有朝一日，它們可能會以合理的成本和更好的性能成為硅 FET 的“直接替代品”，而 ISL81806 等控制器正在通過進一步的產(chǎn)品開發(fā)幫助實現(xiàn)這一目標(biāo). 當(dāng)設(shè)計適當(dāng)?shù)目刂破鱽砜刂扑鼈儠r，現(xiàn)在使用 GaN FET 就像使用硅 FET 一樣容易。

審核編輯：湯梓紅